[VHDL编程] 7.2_MidFilter

说明：基于SystemGenerator的图像中值滤波工程，成功在XilinxFPGA上验证。-Based on SystemGenerator the image median filtering works successfully on the XilinxFPGA verification.
<Justin Bieber> 在 2025-06-20 上传 | 大小：117kb | 下载：0

[VHDL编程] a_vhd_16550_uart_latest.tar

说明：vhdl-fpga-c++-c-wireless networks-linux-verilog-cpld-arm-dsp
<Saeid Marandi> 在 2025-06-20 上传 | 大小：117kb | 下载：0

[VHDL编程] xapp348

说明：This document details the VHDL implementation of a Serial Peripheral Interface (SPI) master in a Xilinx CoolRunner™ XPLA3 CPLD.-This document details the VHDL implementation of a Serial Peripheral Interface (SPI) master in a Xilinx CoolRunne
<hamed> 在 2025-06-20 上传 | 大小：117kb | 下载：0

[VHDL编程] RANGEN

说明：2011年全国大学生电子设计竞赛E题“简易数字信号传输性能分析仪”fpga的控制代码，verilog编写；包括了M序列及同步时钟的提取等所有程序。-2011 National Undergraduate Electronic Design Contest E title "Simple digital signal transmission performance analyzer" fpga control code, verilog prepared including the M-seq
<ai> 在 2025-06-20 上传 | 大小：117kb | 下载：0

[VHDL编程] mux16

说明：16*16位的乘法器 ， 包含仿真文件-16* 16-bit multiplier, including simulation files! ! ! ! ! ! ! ! ! !
<望奎> 在 2025-06-20 上传 | 大小：117kb | 下载：0

[VHDL编程] a_vhd_16550_uart_latest.tar

说明：串口程序，基于16550内核，有不同的版本，比较齐全。-the UART program，based on 16550 core，have several versions。
<liming> 在 2025-06-20 上传 | 大小：117kb | 下载：0

[VHDL编程] a_vhd_16550_uart_latest.tar

说明：uart descr iption vhdl
<hamdi> 在 2025-06-20 上传 | 大小：117kb | 下载：0

[VHDL编程] a_vhd_16550_uart_latest.tar

说明：这个芯的设计是与国家半导体PC16550D兼容 UART（通用异步接收器/发送器）。一些差异：该FIFO的始终启用 不支持置顶奇偶-This core is designed to be a compatible with the National Semiconductor PC16550D UART (Universal Asynchronous Receiver/Transmitter).Some differences: The FIFO’s are always enabl
<包> 在 2025-06-20 上传 | 大小：117kb | 下载：0

[VHDL编程] cpri

说明：基于verilog的cpri接口代码，支持各种速率自由切换，量产产品实际应用代码-Cpri interface based on verilog code, support various rate free switch, production products the actual application code
<小刚> 在 2025-06-20 上传 | 大小：117kb | 下载：0

[VHDL编程] MUT32

说明：MUT32 pipelined VHDL code
<DoubleP > 在 2025-06-20 上传 | 大小：117kb | 下载：0

[VHDL编程] fenpin

说明：利用vhdl写的分频程序，芯片是LATTICE的(Using VHDL to write frequency division procedures, the chip is LATTICE)
<XIANNV > 在 2025-06-20 上传 | 大小：117kb | 下载：0

[VHDL编程] SPI_controller

说明：SPI controller (fpga/verilog)
<taso999 > 在 2025-06-20 上传 | 大小：117kb | 下载：0