[VHDL编程] ebook_verilog_fine_state_machine

说明：Designing a synchronous finite state machine (FSM) is a common task for a digital logic engineer. This paper discusses a variety of issues regarding FSM design using Synopsys Design Compiler. Verilog and VHDL coding styles are presented, and
<rex> 在 2025-06-18 上传 | 大小：119kb | 下载：0

[VHDL编程] The_Verilog_Golden_Reference_Guide

说明：Verilog golden reference guide
<dyx> 在 2025-06-18 上传 | 大小：119kb | 下载：0

[VHDL编程] Sn_Quartus

说明：Frequency synthesizer VHDL
<amgcraft74> 在 2025-06-18 上传 | 大小：119kb | 下载：0

[VHDL编程] wendukongzhidianlu

说明：基于FPGA 的时序驱动电路设计及信号处理,开发出了一种高精度热电稳定器温度控制电路,其温度稳定效果达到±0. 005 ℃.-FPGA-based timing-driven circuit design and signal processing, developed a high-precision thermoelectric temperature stabilizer control circuit, the effect of temperature-stable to ± 0. 0
<谢翼> 在 2025-06-18 上传 | 大小：119kb | 下载：0

[VHDL编程] FSM

说明：FPGA实现状态机功能 -FPGA realization of the state machine function
<石义敏> 在 2025-06-18 上传 | 大小：119kb | 下载：0

[VHDL编程] projiect

说明：简单数字系统的系统级设计，完成E1clk 时钟1/32 分频产生64K 时钟的设计-A simple system-level design of digital systems to complete E1clk clock 1/32 min 64K clock frequency generated design
<张晓风> 在 2025-06-18 上传 | 大小：119kb | 下载：0

[VHDL编程] taxit

说明：实现出租车计价的功能，给乘客和司机带来许多的方便。-Pricing to achieve the functions of a taxi, passengers and drivers to bring a lot of convenience.
<猪猪> 在 2025-06-18 上传 | 大小：119kb | 下载：0

[VHDL编程] DAC0832

说明：DAC0832 VHDL源程序 一个适合初学都的程序 -DAC0832 VHDL source code of a program suitable for both beginners
<ping> 在 2025-06-18 上传 | 大小：119kb | 下载：0

[VHDL编程] half_adde

说明：半加器源代码，用VHDL语言编写有需要的可以-Half adder source code, using VHDL language need to look at
<小马> 在 2025-06-18 上传 | 大小：119kb | 下载：0

[VHDL编程] Superscalar_processor_verilog

说明：super scalar Processor implemented in Verilog. Details about project included.-super scalar Processor implemented in Verilog. Details about project included.
<harsh_ee05> 在 2025-06-18 上传 | 大小：119kb | 下载：0

[VHDL编程] tlc7528

说明：VHDL语言编写的对TLC7528芯片ADC控制程序- VHDL program about ADC control of TLC7528 chip
<WP> 在 2025-06-18 上传 | 大小：119kb | 下载：0

[VHDL编程] lab

说明：系统结构实验报告，WinDLX模拟器是一个图形化、交互式的DLX流水线模拟器，能够演示DLX流水线是如何工作的。该模拟器可以装载DLX汇编语言程序（后缀为“.s”的文件），然后单步、设断点或是连续执行该程序。CPU的寄存器、流水线、I/O和存储器都可以用图形表示出来，以形象生动的方式描述DLX流水线的工作过程。模拟器还提供了对流水线操作的统计功能，便于对流水线进行性能分析。-Computer Systems Architecture Lab
<yy> 在 2025-06-18 上传 | 大小：119kb | 下载：0