[VHDL编程] 05699463

说明：array mul by mohandeep sharma-array mul by mohandeep sharma
<jaswant singh> 在 2025-06-06 上传 | 大小：124kb | 下载：0

[VHDL编程] VHDL_MII_MAC

说明：百兆以太网接口，verilog HDL,希望能对你有帮助。-verilog HDL， MII，ethernet，hope helpful to you。
<wh> 在 2025-06-06 上传 | 大小：124kb | 下载：0

[VHDL编程] counter10000

说明：verilog编写的10000计数器，完整的Quartus II project，仿真通过-counter10000，verilog，project，simulation past
<张松> 在 2025-06-06 上传 | 大小：124kb | 下载：0

[VHDL编程] VHDL_GMSK

说明：GMSK 调制器 数字化的方法用硬件产生GMSK调制器的基带波形 VHDL -GMSK Modulator VHDL
<zhanshen> 在 2025-06-06 上传 | 大小：124kb | 下载：0

[VHDL编程] VHDL

说明：eda开发中认识各种d触发器的功能程序-d triggers development of eda function program
<as> 在 2025-06-06 上传 | 大小：124kb | 下载：0

[VHDL编程] my_uart

说明：用fpga实现串口通信，波特率通过计算后可以方便的设置-Serial communication, the baud rate calculation can be easily set using fpga
<zhang> 在 2025-06-06 上传 | 大小：124kb | 下载：0

[VHDL编程] fftproc

说明：tHIS DOCUMENT IS ABOUT IMPLEMENTATION OF FFT IN VHDL WITH A HIGH THROUGHPUT
<sam> 在 2025-06-06 上传 | 大小：124kb | 下载：0

[VHDL编程] bjq

说明：基于FPGA的半加器，完整工程及代码，已测试-FPGA-based half-adder, full engineering and code
<> 在 2025-06-06 上传 | 大小：124kb | 下载：0

[VHDL编程] Lab05

说明：LabVIEW Fixed-Point FPGA Implementation
<a800005217> 在 2025-06-06 上传 | 大小：124kb | 下载：0

[VHDL编程] 2MHZ

说明：50MHZ输出CPLD，输出2MHZ方波-failed to translate
<奇异> 在 2025-06-06 上传 | 大小：124kb | 下载：0

[VHDL编程] seq_sig_generator_ok_

说明：Learning FPGA students can see, this code is written using VHDL language sequence generator, not only can learn QUARTUS software, also can better enhance the digital circuit design.
<朱家林> 在 2025-06-06 上传 | 大小：124kb | 下载：0

[VHDL编程] dds

说明：一个dds信号发生器，独创之处是采用1/4压缩技术减小rom的开销从而给提高精度留出空间-A dds signal generator, the original is the use of the 1/4 compression technology reduces the cost of rom thus leaving room to improve the precision
<千岛龙崎> 在 2025-06-06 上传 | 大小：124kb | 下载：0