[VHDL编程] 无线通信FPGA设计[田耘等编著][程序源代码Verilog]

说明：无线通信FPGA设计[田耘等编著][程序源代码Verilog]
<yishuibihan> 在 2011-01-10 上传 | 大小：165.88kb | 下载：0

[VHDL编程] VHDL 语言例程集锦

说明：包括很多有用的VHDL源代码，如下。文件为PDF格式，可以直接copy你想要的部分，然后粘贴到你自己的VHDL文件中。能帮你节省很多开发时间。 1.Combinational Logic 2.Counters 3.Shift Registers 4.Memory 5.State Machines 6.Registers 7.Systems 8.ADC and DAC 9.Arithmetic
<bigchance@126.com> 在 2011-05-18 上传 | 大小：165.2kb | 下载：0

[VHDL编程] VHDL设计61例

说明：VHDL实例68例
<luo491210449> 在 2011-06-20 上传 | 大小：165.19kb | 下载：0

[VHDL编程] yyin

说明：这是一个语音程序,通过VHDL编译了.大家可以直接调用.其中还包括了键盘程序有需要可以下来-This a voice procedures, through a VHDL compiler. you can directly call. It also includes a keyboard procedures need to look at it down
<李飞> 在 2025-06-08 上传 | 大小：166kb | 下载：0

[VHDL编程] SPEND

说明：
<sunjiacun> 在 2025-06-08 上传 | 大小：166kb | 下载：0

[VHDL编程] 1

说明：FPGA同步设计技术,相当不错,通俗易懂-Synchronous FPGA design technology, very good, user-friendly
<luvicee> 在 2025-06-08 上传 | 大小：166kb | 下载：0

[VHDL编程] ppoc

说明：简单的POC实现与打印机，CPU的连接可以中断或查询方式。-POC realize a simple printer, CPU connections can be interrupted or query.
<刘超> 在 2025-06-08 上传 | 大小：166kb | 下载：0

[VHDL编程] VerilogHDLSource

说明：Verilog HDL程序设计教程配套源码-Verilog HDL Design Tutorial matching source
<tmjdone> 在 2025-06-08 上传 | 大小：166kb | 下载：0

[VHDL编程] gate

说明：verilog中调用门级电路的实验程序，实现了门级舰模-call Verilog gate-level circuit of the experimental procedures, to achieve a gate-level ship-mode
<洪磊> 在 2025-06-08 上传 | 大小：166kb | 下载：0

[VHDL编程] clock

说明：以前学习VHDL语言时做的一个电子闹钟程序，可以实现时，分，秒的计时以及定时，校时，闹钟，整点报时的功能。-VHDL language before learning to do procedures in an electronic alarm clock, you can realize hours, minutes and seconds of time and from time to time, school time, alarm clock, the whole point tim
<韩笑> 在 2025-06-08 上传 | 大小：166kb | 下载：0

[VHDL编程] adder_ckt

说明：This a source code for how adder is implemented in FPGA-This is a source code for how adder is implemented in FPGA
<Arun Kumar> 在 2025-06-08 上传 | 大小：165kb | 下载：0

[VHDL编程] vtrb

说明：% disp('MATLAB encoder output') % disp(u)
<Ravin48 > 在 2025-06-08 上传 | 大小：165kb | 下载：0