[VHDL编程] fpga-for-character-LCD-driver.

说明：利用FPGA的时序逻辑实现fpga对字符液晶的驱动。-fpga for character LCD driver.
<陈培训> 在 2025-06-09 上传 | 大小：2.72mb | 下载：0

[VHDL编程] CY7C68013_DEMO

说明：cy7c68013原理图和程序 实现fpga和68013通信程序代码-Cy7c68013 principle chart and procedures To realize the fpga and 68013 communication program code
<zhangxin> 在 2025-06-09 上传 | 大小：1.94mb | 下载：0

[VHDL编程] bujindianji

说明：刚刚写的verilog控制步进电机的程序，步进电机是4相8拍的，三个按键控制，分别是正转、反转、复位键。QQ942954258-Just write the verilog stepper motor control program, 4-phase stepper motor is a 8 shot, three button control, respectively, forward, reverse, reset button. QQ942954258
<谷向前> 在 2025-06-09 上传 | 大小：296kb | 下载：0

[VHDL编程] seven_seg_ctrl

说明：Seven Segment Control
<Biruk> 在 2025-06-09 上传 | 大小：1kb | 下载：0

[VHDL编程] fp_del

说明：脉冲删除法实现任意小数分频，缺点是占空比不可调-Pulse delete method to achieve any fractional frequency, duty drawback is not adjustable
<wen ping> 在 2025-06-09 上传 | 大小：1kb | 下载：0

[VHDL编程] fp_3

说明：同样是实现任意小数分频的Verilog程序，但采用了模块化地方法，占空比可调。-The same is to achieve any fractional frequency of the Verilog program, but to use a modular approach, variable duty cycle.
<wen ping> 在 2025-06-09 上传 | 大小：1kb | 下载：0

[VHDL编程] fp_top

说明：在任意小数分频程序中加入了UART接收模块，可以接收分频系数并实现分频。-In any fractional program joined the UART receiver module can receive the frequency factor and achieve frequency.
<wen ping> 在 2025-06-09 上传 | 大小：5kb | 下载：0

[VHDL编程] my_uart

说明：一个简单的UART串口程序，能实现数据的发送与接收，但没有奇偶校验等验证数据传输是否正确。-A simple UART serial program, can send and receive data, but there is no parity and other validation data is correct.
<wen ping> 在 2025-06-09 上传 | 大小：5kb | 下载：0

[VHDL编程] AD1407

说明：介绍关于AD1407的VGA显示功能，包括4个VHDL文件，和一个管脚文件-Introduced on the AD1407 VGA display features, including four VHDL files, and a pin file
<chenshi> 在 2025-06-09 上传 | 大小：5kb | 下载：0

[VHDL编程] shuzizhong

说明：完成数字钟功能：在液晶1602上显示数字钟，实现加，减，定时功能-shuzizhong ，yejing ，1602
<张红星> 在 2025-06-09 上传 | 大小：1kb | 下载：0

[VHDL编程] FPGA-1602

说明：关于verilog的1602的编写，可以参考一下，学习学习，很有帮助的。-Verilog 1602 on the preparation, for reference, study and learn, very helpful.
<王子> 在 2025-06-09 上传 | 大小：617kb | 下载：0

[VHDL编程] DAC_SINE_1K

说明：用verilog写的控制da输出信号，输出频率为1khz-Da with verilog write control output signal, the output frequency of 1khz
<林爻> 在 2025-06-09 上传 | 大小：1.77mb | 下载：0