资源列表

« 1 2 ... .60 .61 .62 .63 .64 2165.66 .67 .68 .69 .70 ... 4310 »

[VHDL编程pll

说明:用FPGA实现数字锁相环,开发环境为ISE-Using FPGA digital phase-locked loop, development environment for ISE
<冯勇> 在 2025-07-30 上传 | 大小:174kb | 下载:0

[VHDL编程vcs_simulation_mannual(Edition2)

说明:VCS-verilog compiled simulator是synopsys公司的产品.其仿真速度相当快,而且支持多种调用方式.该文档是一个不错的使用指南.-VCS-verilog compiled simulator is the Synopsys company s products. Its simulation at a fairly rapid pace, and support multiple call mode. This document is a good guide.
<morisun> 在 2025-07-30 上传 | 大小:174kb | 下载:0

[VHDL编程veri_adder

说明:verilog VHDL codes for adders
<bharath> 在 2025-07-30 上传 | 大小:174kb | 下载:0

[VHDL编程rstk-0.7.tar

说明:archivo reed solom para utilizar en decodificacion de television digital esta en vhdl
<Gus> 在 2025-07-30 上传 | 大小:174kb | 下载:0

[VHDL编程taxione

说明:基于VHDL出租车的设计,实现开动、停止的收费功能。-VHDL-based cab design, implementation and running, stop the charging function.
<猪猪> 在 2025-07-30 上传 | 大小:174kb | 下载:0

[VHDL编程VHDL

说明: 该系统利用VHDL语言、PLD设计出租车计费系统,以MAX+PLUSⅡ软件作为开发平台,设计了出租车计费器系统程序并进行了程序仿真。使其实现计费以及预置和模拟汽车启动、停止、暂停等功能,并动态扫描显示车费数目 -In this system, VHDL language, PLD design taxi billing system to MAX+ PLUS Ⅱ software as a development platform to design a taxi meter syst
<xing> 在 2025-07-30 上传 | 大小:174kb | 下载:0

[VHDL编程vhdlad

说明:基于VHDL的高速串行AD转换器控制设计与实现-VHDL-based high-speed serial AD converter control design and implementation
<李涛> 在 2025-07-30 上传 | 大小:174kb | 下载:0

[VHDL编程lab1

说明:这是一些system generator 入门实例,主要给初学者一些参考-Here are some examples of entry-system generator, mainly for beginners some reference
<檀雨> 在 2025-07-30 上传 | 大小:173kb | 下载:0

[VHDL编程FINAL_CODE_CAM

说明:this is a VHDL code for content address memory
<divya> 在 2025-07-30 上传 | 大小:173kb | 下载:0

[VHDL编程shumaguan

说明:7断数码管动态显示数字,初学者适用,芯片是MAX II系列的芯片,比较老旧了。(Digital tube display number)
<游子游荡 > 在 2025-07-30 上传 | 大小:173kb | 下载:0

[VHDL编程eeprom1

说明:I2C功能模块的verilog实现,转载的(I2C function module Verilog implementation, reproduced)
<gflytu > 在 2025-07-30 上传 | 大小:173kb | 下载:0

[VHDL编程shuzhizhong (1)

说明:数字时钟的FPGA设计,对学习FPGA有很大的帮助,希望大家能采纳(FPGA design of digital clock has great help for learning FPGA. I hope everyone can adopt it.)
<小艾525 > 在 2025-07-30 上传 | 大小:173kb | 下载:0
« 1 2 ... .60 .61 .62 .63 .64 2165.66 .67 .68 .69 .70 ... 4310 »

源码中国 www.ymcn.org