[VHDL编程] ADCINT

说明：模数转换的一个工程---包括vhdl源程序和编译后产生的相关文件-Analog-digital conversion of a project- including VHDL source code and compile the relevant documents after
<吴晨光> 在 2025-06-09 上传 | 大小：168kb | 下载：0

[VHDL编程] vhdldds0000

说明：采用fpga的hdl语言实现dds的信号发生器的设计，性能与传统相比明显提高。-Hdl language using FPGA implementation of the signal generator dds design, performance markedly improved compared with the traditional.
<李江> 在 2025-06-09 上传 | 大小：168kb | 下载：0

[VHDL编程] rom_table

说明：rom vector table vhdl and Testbench
<KoBin> 在 2025-06-09 上传 | 大小：168kb | 下载：0

[VHDL编程] 5Divide

说明：用Verilog HDL语言写的标准的5分频程序，可以立即使用-Verilog HDL language used to write the standard procedure of 5 min frequency, you can immediately use
<wangfanlion> 在 2025-06-09 上传 | 大小：168kb | 下载：0

[VHDL编程] 20080923

说明：This is nice paper on soft output viterbi error correcting algorithm
<shubh> 在 2025-06-09 上传 | 大小：168kb | 下载：0

[VHDL编程] 4_1

说明：4 选1 多路选择器-4 to 1 MUX ========
<彭红> 在 2025-06-09 上传 | 大小：168kb | 下载：0

[VHDL编程] cnt4_10

说明：用VHDL在FPGA开发板上实现4位十进制计数器 -Use VHDL to achieve 4-bit decimal counter
<yaoyuncheng> 在 2025-06-09 上传 | 大小：168kb | 下载：0

[VHDL编程] VHDLsample

说明：英国诺森比亚大学的vhdl语言例程集锦，英文原版。 包含很多优秀的VHDL语言范例，可供学习。所有程序均可在符合IEEE标准的模拟器上模拟。-This file contains a selection of VHDL source files which serve to illustrate the diversity and power of the language when used to describe various types of hardware. The exampl
<eensy> 在 2025-06-09 上传 | 大小：168kb | 下载：0

[VHDL编程] trafficlight_VHDL

说明：ＶＨＤＬ语言编写的交通灯代码，编译环境ｑｕａａｒｔｕｓ-Traffic lights VHDL language code, build environment quaartusII
<malikun> 在 2025-06-09 上传 | 大小：168kb | 下载：0

[VHDL编程] ImplementationofHighSpeedUpDownConversionFIRFilter

说明：为了对FPGA 的资源占用量最小，以便实现 片上系统(SoC)设计，充分利用了上下变频过程中I，Q 数据流的特点，仅用一套滤波器运算单元分时复用对I，Q 滤波，同时详细研究了滤波器的转置结构和位平面结构对FPGA资源占用量的差别。-Benefiting from the characteristics of I and Q data streams in the converter。 one set of computation units is multiplexed to fil
<cslbetter> 在 2025-06-09 上传 | 大小：168kb | 下载：0

[VHDL编程] Verilog

说明：Verilog的PPT教程，简明地介绍了如何编写Verilog程序，是学习Verilog语言很好的资料-The PPT Verilog tutorials, concise descr iption of how to write Verilog program is very good information to learn Verilog language
<lxz> 在 2025-06-09 上传 | 大小：168kb | 下载：0

[VHDL编程] chufaqi

说明：除法器程序，采用Verilog语言编写，并在CPLD开发板上经过验证，正确无误，希望对大家有用-Divider procedure for the Verilog language, and CPLD development board verified and correct, we hope to be useful
<wanghong> 在 2025-06-09 上传 | 大小：168kb | 下载：0