资源列表

« 1 2 ... .55 .56 .57 .58 .59 2260.61 .62 .63 .64 .65 ... 4310 »

[VHDL编程Encoder_SSI_Veryilog

说明:本文详细描述了SSI协议的通讯格式、原理及应用电路,并采用verilog语言实现了SSI通讯协议.设计实用电路并实现了与绝对值编码器的通讯-SSI protocol described in detail the communication format, principle and application circuit, and use verilog language of the SSI protocol. Practical circuit design and implementat
<张清平> 在 2025-06-18 上传 | 大小:201kb | 下载:0

[VHDL编程gcd

说明:在VHDL里面实现一个简单的GCD算法,包含源代码,并且通过了编译和综合。-Inside the VHDL to implement a simple GCD algorithm, including source code, and through the compilation and synthesis.
<fuxing> 在 2025-06-18 上传 | 大小:201kb | 下载:0

[VHDL编程fpga

说明:vhdl编写的,用来模拟简单cpu的论文-vhdl cpu fpga
<耿亚涛> 在 2025-06-18 上传 | 大小:201kb | 下载:0

[VHDL编程773708188FPGA_QPSK

说明:qpskmodulationand demodulation pon fpga
<ravi> 在 2025-06-18 上传 | 大小:201kb | 下载:0

[VHDL编程lattice_i2c

说明:lattice公司的i2c核rd1006 包含testbench测试模块-lattice' s i2c core rd1006 (includes test module testbench
<李民> 在 2025-06-18 上传 | 大小:201kb | 下载:0

[VHDL编程CRC-Parallel-Computation

说明:用软件实现CRC校验码计算很难满足高速数据通信的要求, 基于硬件的实现方法中, 有串行经典算法LFSR,电路以及由软件算法推导出来的其它各种并行计算方法。以经典的LFSR,电路为基础, 研究了按字节并行计算CRC校验码的原理.-Implemented in software CRC checksum calculation is difficult to meet the requirements of high-speed data communications, hardware-based
<Geer> 在 2025-06-18 上传 | 大小:201kb | 下载:0

[VHDL编程Some-Real-Machines-Topics-chap4

说明:Some Real Machines Topics
<Christoffer> 在 2025-06-18 上传 | 大小:201kb | 下载:0

[VHDL编程AssignmentP7

说明:1. Design a VHDL model for a 4-bit up-and-down synchronous binary counter with carry and borrow signs using FSM. Verification of this design is especially appreciated.
<魏攸> 在 2025-06-18 上传 | 大小:201kb | 下载:0

[VHDL编程GCD_Clac

说明:A VHDL code to calculate GCD of two four bits binary numbers.
<Noman Ali Khan> 在 2025-06-18 上传 | 大小:201kb | 下载:0

[VHDL编程verilog-reference-guide.pdf

说明:this ebook is for verilog reference guide for starter and it will help you to learn the language easily.
<ABHISHEK TIWARI> 在 2025-06-18 上传 | 大小:201kb | 下载:0

[VHDL编程USB-2.0-source-code-by-VHDL

说明:实现USB2.0,采用VHDL编写,源代码已按类分好-USB 2.0 source code by VHDL
<zzz> 在 2025-06-18 上传 | 大小:201kb | 下载:0

[VHDL编程fsm

说明:verilog finite state machine program
<> 在 2025-06-18 上传 | 大小:201kb | 下载:0
« 1 2 ... .55 .56 .57 .58 .59 2260.61 .62 .63 .64 .65 ... 4310 »

源码中国 www.ymcn.org