[VHDL编程] clock

说明：通过加法器，实现电子时钟的时分秒的计时的一个简单程序，适合初学者的学习。-Through the adder, minutes and seconds for electronic clock timing of a simple program for beginners to learn.
<木易> 在 2025-06-20 上传 | 大小：215kb | 下载：0

[VHDL编程] ram

说明：双口RAM，实现数据的缓冲，能够使数据有序收发，实现数据的交互，同时，可以作为大容量ram使用，把需要的数据有序存起来以备其他使用-Data buffer, to enable orderly send and receive data, interaction data, while the ram can be used as a high-capacity, the need for orderly storage of data to use it for other，Data buff
<clock> 在 2025-06-20 上传 | 大小：215kb | 下载：0

[VHDL编程] wireless-communication-MATLAB

说明：无线通信中的matlab代码和fpga代码-Matlab code and fpga code in the wireless communications
<qiuyusong> 在 2025-06-20 上传 | 大小：215kb | 下载：0

[VHDL编程] poc

说明：verilog 写的POC接口代码。测试波形功能通过。内有波形模拟CPU以及仿真文件。-A poc module written by verilogHDL.Can be used in communicating with MCUs. The simulate wave file is already inside.
<王润> 在 2025-06-20 上传 | 大小：215kb | 下载：0

[VHDL编程] Vga

说明：VGA所有需要的代码文件，很详细，很重要，不妨下载下来学习学习，有什么问题也可以随时联系我哦-VGA all the necessary code files, very detailed, very important, and may wish to download learning learning what can also feel free to contact me, oh
<卡久> 在 2025-06-20 上传 | 大小：215kb | 下载：0

[VHDL编程] 8-point-pipeline-fft-by-verilog.pdf

说明：简单的8位基2 流水 fft verilog-Simple 8 base 2 pipelined fft verilog
<张涛> 在 2025-06-20 上传 | 大小：215kb | 下载：0

[VHDL编程] USB2.0

说明：完整的用VERILOG语言开发的USB2[1].0 IP核源代码，包括文档、仿真文件-USB2 module
<guangngqiang> 在 2025-06-20 上传 | 大小：215kb | 下载：0

[VHDL编程] I2C-protocol-implement-Sampling

说明：工程文件中代码是通过I2C协议来实现采样功能的实现-Engineering document code is through the I2C protocol to achieve the realization of the function of sampling
<lincy_dd> 在 2025-06-20 上传 | 大小：215kb | 下载：0

[VHDL编程] FPGA-I_LOOP

说明：本程序是三角波产生程序，很实用，是进行PWM拨软件实现的关键软件之一-This procedure is a triangular wave generated procedures, it is practical, is one of the key software PWM to dial the software implementation
<pjw> 在 2025-06-20 上传 | 大小：215kb | 下载：0

[VHDL编程] VHDL-Design-of-31-bit-Pipelined-Adder

说明：The design runs at 316.46 MHz and uses 125 LEs.
<hooman hematkhah> 在 2025-06-20 上传 | 大小：215kb | 下载：0

[VHDL编程] display_sm

说明：数码管扫描verilog源代码 display code verilog-display code
<YesterDAY> 在 2025-06-20 上传 | 大小：215kb | 下载：0

[VHDL编程] xst_vlog_bl2cl25

说明：DDR 原厂IP核开源代码控制器vrilogHDL代码(xilinx ddr control xst)
<happy2050> 在 2025-06-20 上传 | 大小：215kb | 下载：0