[VHDL编程] filter 代码

说明：用verilog实现滤波器的功能，通过软件综合仿真，在利用FPGA实现-using Verilog filter function to achieve through integrated simulation software, the use of FPGA
< 龙明> 在 2025-06-20 上传 | 大小：217kb | 下载：0

[VHDL编程] miniMIPS

说明：这是一个基于mips-I结构的处理器,32bit,冯诺依曼结构-This is based on a MIPS- I structure of the processor, 32bit, von Neumann structure
<tsm998> 在 2025-06-20 上传 | 大小：217kb | 下载：0

[VHDL编程] [eda]vhdl

说明：福州大学EDA选修课所有实验课程代码。VHDL语言描述（vhd），以及电路图（gdf）-Fuzhou University EDA optional courses in all experimental code. VHDL descr iption (vhd), and circuit (GdF)
<林锋杰> 在 2025-06-20 上传 | 大小：217kb | 下载：0

[VHDL编程] FPGAddfs

说明：基于FPGA的直接数字频率合成器的设计与实现.-FPGA-Based Direct Digital Frequency Synthesizer Design and Implementation.
<周真> 在 2025-06-20 上传 | 大小：217kb | 下载：0

[VHDL编程] LED-ZOU-MA-DENG

说明：这是基于ALTERA MAX系列低端FPGA开发板的LED走马灯源文件。压缩包包含了可以运行的整个工程。环境为QUARTUS II。-This is based ALTERA MAX series low-end FPGA development board LED lantern source files. Compressed packet contains the entire project can run. Environment QUARTUS II.
<石同享> 在 2025-06-20 上传 | 大小：216kb | 下载：0

[VHDL编程] A8255

说明：Altera Quartus Megacore of A8255 (3x8Bit PIO). Published by Altera for free after the IP Megacore portfolio has changed.
<Markus> 在 2025-06-20 上传 | 大小：216kb | 下载：0

[VHDL编程] motostep-code

说明：基于FPGA的步进电机程序，非常适合初级菜鸟学习使用入门程序，欢迎大家下载学习-FPGA stepper motor program based on primary rookie, very suitable for learning to use entry procedures, are welcome to download the learning
<zhang yang> 在 2025-06-20 上传 | 大小：216kb | 下载：0

[VHDL编程] 3weishuru8weishuchuyimaqi

说明：fpga基本操作程序3位输入8位输出译码器-Bao Kun ╃ fpga Ebanmuyou Tongtizipin
<黄艳虎> 在 2025-06-20 上传 | 大小：216kb | 下载：0

[VHDL编程] Verilog-HDL-Coding

说明：Motorala推荐的Verilog代码规范。对于VerilogHDL语言编写很有借鉴意义。-Motorala recommended Verilog code specifications. VerilogHDL language is useful for reference.
<> 在 2025-06-20 上传 | 大小：216kb | 下载：0

[VHDL编程] BCDma-verilog

说明：二进制转bcd码，很好理解，适合新手用，可以学习学习-Bcd binary switch code, well understood, suitable for novice
<changrenhe> 在 2025-06-20 上传 | 大小：216kb | 下载：0

[VHDL编程] scrambler

说明：Verilog编写的ADC加扰程序（scrambler）里边附有加扰器的说明，实验可以把数据打散，可自行写testbench测试-Verilog prepared by the ADC scrambled program (scrambler) inside with scrambler descr iption, experimental data can be broken up, write their own testbench test
<王红伟> 在 2025-06-20 上传 | 大小：216kb | 下载：0

[VHDL编程] pipelined_fft_256

说明：verilog编写的并行256点fft代码(Verilog prepared parallel 256 points fft code)
<lionsde > 在 2025-06-20 上传 | 大小：216kb | 下载：0