[VHDL编程] time

说明：多功能数字时钟设计的源程序,可以实现计时\闹钟\鸣笛等基本功能.-露 脿 鹿 | 脛脺脢媒 脳 脰脢 卤 脰脫脡猫 录 脝渭脛脭
<HY> 在 2025-06-21 上传 | 大小：218kb | 下载：0

[VHDL编程] 071215

说明：数控震荡器的FPGA设计与实现，内容详细-NC Oscillator Design and Implementation of FPGA and detailed
<elisen> 在 2025-06-21 上传 | 大小：218kb | 下载：0

[VHDL编程] uart

说明：VHDL语言编写的全功能串口模块（包含DTR，RTS等管脚），在CPLD器件上测试通过-VHDL language, full-featured serial modules (including DTR, RTS pin, etc.), in the CPLD device test
<李特威> 在 2025-06-21 上传 | 大小：218kb | 下载：0

[VHDL编程] 100vhdl_example

说明：vhdl语言的100个例子 VHDL语言100例 第1例 带控制端口的加法器 第2例 无控制端口的加法器 第3例 乘法器 第4例 比较器 第5例 二路选择器 第6例 寄存器 第7例 移位寄存器 第8例 综合单元库 第9例 七值逻辑与基本数据类型 第10例 函数 -VHDL language, VHDL language 100 examples of 100 cases of the first one cases of the control p
<光明顶> 在 2025-06-21 上传 | 大小：218kb | 下载：0

[VHDL编程] NewWayOfDPLLdesign

说明：使用VHDL语言进行设计DPLL（数字锁相环）的相关文件-The use of VHDL language design DPLL (digital phase-locked loop) of the relevant documents
<国家> 在 2025-06-21 上传 | 大小：218kb | 下载：0

[VHDL编程] Debussy_Modelsim

说明：Debussy for modelsim
<苗淼> 在 2025-06-21 上传 | 大小：218kb | 下载：0

[VHDL编程] Code-Structure

说明：decoder_using_with vhdl
<amr> 在 2025-06-21 上传 | 大小：218kb | 下载：0

[VHDL编程] Verilog_Golden_Reference_Guide

说明：Verilog Golden Reference Guide是一本很经典的学习教程，简单明了，深入浅出-Verilog Golden Reference Guide is a very classic study tutorials, simple and easily comprehensible
<huizi> 在 2025-06-21 上传 | 大小：218kb | 下载：0

[VHDL编程] memtest

说明：在数字系统中，一般存在多个芯片，利用不同的特点用于实现不同的功能，一般都包含CPU,FPGA,AD,DA,memory，ASSP（专用标准模块）,ASIC等。CPU用于进行智能控制，FPGA进行硬件算法处理和多设备接口，AD进行模数转换，DA进行数模转换，memory存储临时数据。因此，FPGA如何与其他芯片进行通讯是重要的设计内容。数据输入，数据输出，双向通讯，指令传递，地址管理，不同时钟的异步通讯问题等等都需要处理。最基本的MEMORY如SRAM(128KX8bbit静态存储器628128)
<平凡> 在 2025-06-21 上传 | 大小：218kb | 下载：0

[VHDL编程] ise_test

说明：基于spartan3e的xilinx FPGA的一种基本输入输出应用。-A simple application of I/O based on spartan3e of xilinx FPGA.
<Liu Wei> 在 2025-06-21 上传 | 大小：218kb | 下载：0

[VHDL编程] HDLImplementationoftheVariableStepSize

说明：proposes a Verilog implementation of the Normalized Least Mean Square (NLMS) adaptive algorithm, having a variable step size. The envisaged application is the identification of an unknown system. First the convergence of derived LMS algorithm
<陳柏宇> 在 2025-06-21 上传 | 大小：218kb | 下载：0

[VHDL编程] piso8

说明：并/串转换的VHDL源代码，其中包括完整的QUARTUS2工程，还有正确的仿真波形。串行，并行数据 -Serial/parallel conversion ，VHDL source code, including complete QUARTUS2 project, and the correct simulation waveform file.
<simulin_2008> 在 2025-06-21 上传 | 大小：218kb | 下载：0