[VHDL编程] clkdivverilog

说明：Verilog的时钟分频程序 基于EPM240的入门实验 特权同学-Verilog program the clock frequency of entry based on experimental privileged students EPM240
<kevin> 在 2025-06-21 上传 | 大小：156kb | 下载：0

[VHDL编程] CCD-driver

说明：CCD芯片驱动VHDL程序，
CCD型号TC253SPD -CCD chip driver VHDL program, CCD models TC253SPD
<路政西> 在 2025-06-21 上传 | 大小：406kb | 下载：0

[VHDL编程] hanzi-xianshi

说明：这是一个测试的汉字显示源代码程序，可以测试led显示-This is a test of the Chinese characters display the source code program, you can test led display
<辜兵> 在 2025-06-21 上传 | 大小：35kb | 下载：0

[VHDL编程] BCD_CNT

说明：vhdl十进制计数器。完成计数长度为0-999的BCD码加法计数器，输出数据为三个宽度为4位的数据。-decimal counter vhdl
<成思远> 在 2025-06-21 上传 | 大小：32kb | 下载：0

[VHDL编程] scan

说明：分时总线切换电路。将3个四位二进制数据分时送到七段显示译码器电路和芯片外部的译码驱动电路，-Sharing the bus switching circuit
<成思远> 在 2025-06-21 上传 | 大小：3kb | 下载：0

[VHDL编程] DMXLED

说明：LED DMX控制器程序，多种模式变化效果。-LED DMX controller program, multi-mode variation.
<machy> 在 2025-06-21 上传 | 大小：11kb | 下载：0

[VHDL编程] 2

说明：七段显示译码器电路 将输入的8421BCD码计数值译为对应的编码，并在LED数码管上显示出对应的十进制数 LDE数码管共有七个输入端（a-g），三个数码管采用扫描显示方法，按个位十位百位的次序依次显示三个四位二进制数据。-Seven segment display decoder circuit
<成思远> 在 2025-06-21 上传 | 大小：12kb | 下载：0

[VHDL编程] 1

说明：计数显示电路。由十进制计数器模块（BCD_CNT）、分时总线切换电路模块（SCAN）和七段显示译码器电路模块（DEC_LED）构成。输入端口为为十进制计数器时钟clk，异步复位清零信号reset，分时总线切换电路时钟clkdsp。在reset信号为1时，电路复位不工作；在reset信号为0时，在每个clk的上升沿计数器将加1。在每个clkdsp的上升沿将会改变对三个数码管的扫描选通。输出端口为数码管选通信号sel（两位），输出到七段数码管的数据信号ledout（七位）。-Count displa
<成思远> 在 2025-06-21 上传 | 大小：3kb | 下载：0

[VHDL编程] 3

说明：序列检测器。用于检测一组由二进制码组成的脉冲序列信号，在数字通信中有着广泛的应用。当序列检测器连续收到一组串行二进制码后，如果这组码与检测器中预先设置的码相同，则输出A，否则输出B。由于这种检测的关键在于正确码得收到必须是连续的，这就要求检测器必须记住前一次的正确码以及正确序列，直到在连续的监测中所收到的每一位码都与预置的对应码相同。在监测过程中，任何一位不相等都将回到某一状态（并不一定是初始状态）。-Sequential detector
<成思远> 在 2025-06-21 上传 | 大小：3kb | 下载：0

[VHDL编程] state_machine

说明：步进电机的vhdl驱动程序 能实现正传翻转登功能 -Vhdl stepper motor driver board flip function to achieve Story
<刘洋> 在 2025-06-21 上传 | 大小：1kb | 下载：0

[VHDL编程] elecfans.com-Altera

说明：利用QUATUS实现CPLD FPGA 等设计流程,书籍介绍非常详细.希望大家阅读.-Using QUATUS achieve CPLD FPGA design flow, etc., Book is very detailed. Hope you read.
<kahn> 在 2025-06-21 上传 | 大小：20.6mb | 下载：0

[VHDL编程] cpu

说明：用verilog实现的一个32位RISC处理器，能够实现简单的移位、加法等基本操作。-Verilog implementation with a 32-bit RISC processor to achieve a simple shift, addition and other basic operations.
<qc> 在 2025-06-21 上传 | 大小：19kb | 下载：0