资源列表

« 1 2 ... .37 .38 .39 .40 .41 2342.43 .44 .45 .46 .47 ... 4310 »

[VHDL编程full

说明:Basic full adder in dataflow model
<madhanmohan> 在 2025-06-22 上传 | 大小:226kb | 下载:0

[VHDL编程fpu_double_latest.tar

说明:经过FPGA验证的VHDL全精度浮点运算单元-double floating point unit in VHDL
<zhxb> 在 2025-06-22 上传 | 大小:226kb | 下载:0

[VHDL编程cpu

说明:该源码为之前上传的allcpu 的仿真代码testbench,使用modsim进行仿真。-The source code for previously uploaded allcpu simulation code testbench, use modsim simulation.
<晓东> 在 2025-06-22 上传 | 大小:226kb | 下载:0

[VHDL编程Example8

说明:一个基于FPGA的4位流水乘法器的小程序,设置了时钟输入,数据输入,并输出结果。-One of four water-based FPGA multiplier applet, set the clock input, data input and output.
<卢进> 在 2025-06-22 上传 | 大小:226kb | 下载:0

[VHDL编程mylu

说明:catapult c任意维矩阵求逆程序,已完成verilog语言转换验证。-catapult c matrix inverse program。
<wangjun> 在 2025-06-22 上传 | 大小:226kb | 下载:0

[VHDL编程Decoder

说明:decoder 3 to 8 verilog
<hai> 在 2025-06-22 上传 | 大小:226kb | 下载:0

[VHDL编程yima

说明:利用VHDL语言编写的译码程序,使用一位数码管进行显示-Using VHDL language decoding program that uses a digital display using VHDL language decoding program that uses a digital tube display
<林迷糊> 在 2025-06-22 上传 | 大小:226kb | 下载:0

[VHDL编程ultimate_crc.tar

说明:Ultimate CRC Check RTL Verilog Code
<richman> 在 2025-06-22 上传 | 大小:226kb | 下载:0

[VHDL编程usb_host_device_verilog

说明:USB-host-device控制模块的设计参考,对于初学者可以以此为参考进行设计,代码可在仿真软件中验证(modelsim、VCS等)。-USB-host-device control module design reference for beginners can be used as a reference design, the code can be verified in the simulation software (modelsim, VCS, etc.).
<bobby> 在 2025-06-22 上传 | 大小:226kb | 下载:0

[VHDL编程Version1_6

说明:基于VHDL硬件语言描述的mc8051的IP核,适用于将8051IP核移植到FPGA开发板上的实验,极大的减轻了初学者的工作量- U57FA u4E8EVHDL u786C u4EF6 u8BED u8A0 u63CF u8FF0 u7684mc8051 u7684IP u6838 uFF0C u9002 u7528 u4E8E u5C068051IP u6838 u79FB u690D u5230FPGA u5F00 u53D1 u677F u4
<解兵兵> 在 2025-06-22 上传 | 大小:226kb | 下载:0

[VHDL编程spi_vip

说明:SPI verifcation in sv
<nani426 > 在 2025-06-22 上传 | 大小:226kb | 下载:0

[VHDL编程FIFO_UVM

说明:fifo uvm this is total fifo tb with uvm including score board with total uvm_topology with test cases with rtl giving proper output(this is total fifo tb with uvm including score board with total uvm_topology with test cases with rtl giving prop
<gana123> 在 2025-06-22 上传 | 大小:226kb | 下载:1
« 1 2 ... .37 .38 .39 .40 .41 2342.43 .44 .45 .46 .47 ... 4310 »

源码中国 www.ymcn.org