[VHDL编程] verilog

说明：好东东，大家都来看看一啊克混合后 学cpld的一定需要-Dongdong good, we all take a look at ah 1 grams of a mixture of a certain need to learn CPLD
<> 在 2025-06-22 上传 | 大小：230kb | 下载：0

[VHDL编程] 100vhdl_examples

说明：VHDL100个例子,由于其他原因压缩包内只有93个,如果需要完整的请联系.从最简单的加法到最后的SPARC芯片的源描述.-VHDL100 example, compressed package for other reasons, only 93, if you need to complete please contact. From the most simple addition to the final descr iption of the source of SPARC chip.
<陈夕> 在 2025-06-22 上传 | 大小：230kb | 下载：0

[VHDL编程] 100vhdl

说明：100个简单而使用的以 Quartus软件为基础的 VHDL程序 看看对你会有一定的帮助-100 simple and used to Quartus software VHDL-based procedures to see if you will help
<时亮亮> 在 2025-06-22 上传 | 大小：230kb | 下载：0

[VHDL编程] task_function

说明：自己编写的一个verilog HDL小程序，实现基本的task调用function的功能，对初学者有用。在xilinx的ISE仿真调试通过-I have written a verilog HDL small procedures, to achieve the basic function of the task to call the function, useful for beginners. In Xilinx s ISE simulation debugging through
<lg> 在 2025-06-22 上传 | 大小：230kb | 下载：0

[VHDL编程] OFDM

说明：介绍了基于fpga的OFDM 宽带数据通信同步系统设计与实现.-FPGA introduction of OFDM-based broadband data communication systems design and implementation of synchronization.
<雍小文> 在 2025-06-22 上传 | 大小：230kb | 下载：0

[VHDL编程] time

说明：vhdl语言编写秒表程序 内含每个模块的源程序-VHDL language stopwatch program includes source code for each module
<BILL> 在 2025-06-22 上传 | 大小：230kb | 下载：0

[VHDL编程] 100vhdl

说明：vhdl参考程序，供初学者参考使用-VHDL reference procedures, their use and reference for beginners
<猫> 在 2025-06-22 上传 | 大小：230kb | 下载：0

[VHDL编程] XAPP146

说明：8 Channel Digital Volt Meter
<ryan> 在 2025-06-22 上传 | 大小：230kb | 下载：0

[VHDL编程] cordic

说明：cordic算法，实现加减乘除、幂次方、开方的运算(CORDIC algorithm implementation, power add, subtract, multiply and divide and square root operations)
<zhr1995yx > 在 2025-06-22 上传 | 大小：229kb | 下载：0

[VHDL编程] 卡内基梅陇大学verilog课程讲义

说明：很好的学习FPGA的资料.适合深入学习.(Good study of FPGA information. It is suitable for further study.)
<Vincent、> 在 2025-06-22 上传 | 大小：229kb | 下载：0

[VHDL编程] an496_design_example

说明：MAX II that having account in so they can help you to get your files. But to prevent overloading and abusing; We have some. ers that having account in so they can help you to get your files. But to prevent overloading and abusing; We have some.
<yellowhataq> 在 2025-06-22 上传 | 大小：229kb | 下载：0

[VHDL编程] carlight

说明：FPGA汽车尾灯，运用verilog hdl语言，包含源代码，和硬件图，(Design of FPGA taillight)
<Mineoo> 在 2025-06-22 上传 | 大小：229kb | 下载：0