[VHDL编程] complete

说明：用Verilog编写的数字钟与汽车尾灯模块。其中数字钟具有时间显示的基本功能，按键校时校分，闹钟模块（包含校时校分），仿电台报时（四低一高），整点报时，12-24显示切换等强大功能。-With a digital clock in Verilog modules and automotive taillights. Digital clock which displays the basic functions of a time, school hours when school keys,
<Bean> 在 2025-06-23 上传 | 大小：235kb | 下载：0

[VHDL编程] AMI

说明：在ISE软件环境下，用Verilog HDL语言实现通信中的AMI码的编码和译码，并有仿真波形。-In the ISE software environment, using Verilog HDL language for communication in the AMI code encoding and decoding, and a simulation waveform.
<xuwen> 在 2025-06-23 上传 | 大小：235kb | 下载：0

[VHDL编程] exp1

说明：加法器，基于FPGA二进制的加法器，vhdl语言-Adder, FPGA-based binary adder, vhdl language
<WR> 在 2025-06-23 上传 | 大小：235kb | 下载：0

[VHDL编程] pb2sw

说明：脉冲识别开关，verilog编写的脉冲识别开关-failed to translate
<许巍> 在 2025-06-23 上传 | 大小：235kb | 下载：0

[VHDL编程] schk

说明：熟悉用状态机设计各种序列检测器的思路和方用状态机实现序列检测器的设计-Familiar with the various sequence detector state machine design thinking and to use the state machine to achieve the design of the sequence detector
<jackychen> 在 2025-06-23 上传 | 大小：235kb | 下载：0

[VHDL编程] FPGA--AES-algorithm

说明：本文介绍了AES 数据加密结构, 以及相关的有限域的知识及简单运算, 提出了一种用FPGA 高速实现AES 算法的方案, 该方 案设计的加密模块支持AES 标准的三种密钥长度: 128,192,256, 支持ECB, CBC, CTR 三种工作模式, 即支持feedback 和non- feedback 两种模式, 最后给出了本设计的性能指标-This article describes the AES data encryption structure, as well as the
<李仁杰> 在 2025-06-23 上传 | 大小：235kb | 下载：0

[VHDL编程] 00.SW_LED_Nexys3

说明：内容是关于FPGA的VHDL和verilog的程序，都是基于硬件项目的小程序-Program on the FPGA VHDL and Verilog, are based on a hardware project procedures
<唯夕> 在 2025-06-23 上传 | 大小：235kb | 下载：0

[VHDL编程] 32-order-FIR-on-FPGA

说明：基于FPGA的32阶FIR滤波器设计，研究了一种采用FPGA实现数字滤波器硬件电路方案；讨论了窗函数的选择、滤波器的结构以及系数量化问题-32 order FIR filter design based on FPGA, an FPGA implementation digital filter hardware circuit program discussed the choice of the window function, the structure of the filter co
<沧海一粟> 在 2025-06-23 上传 | 大小：235kb | 下载：0

[VHDL编程] adder8b

说明：vhdl实现8位并行加法器，带进位，仿真没问题。-vhdl achieve 8-bit parallel adder with Carry the simulation no problem.
<杨超> 在 2025-06-23 上传 | 大小：235kb | 下载：0

[VHDL编程] liushuideng

说明：应用VHDL语言实现FPGA的编程，实现流水灯功能。-Application VHDL language for FPGA programming, light water feature.
<秦丽媛> 在 2025-06-23 上传 | 大小：235kb | 下载：0

[VHDL编程] verilogvga

说明：这是FPGA用Verilog写的VGA显示程序。可以显示一个矩形框和一个小矩形。-This is the FPGA using Verilog VGA display program. You can display a rectangular box and a small rectangle.
<胡刚> 在 2025-06-23 上传 | 大小：235kb | 下载：0

[VHDL编程] 04_key_led

说明：用Verilog HDL语言编写通过按键开关控制发光二极管的亮灭-Use Verilog HDL language through key switch control destroy the light of the light emitting diode
<张文瑞> 在 2025-06-23 上传 | 大小：235kb | 下载：0