[VHDL编程] an501_design_example

说明：在MAX2系列CPLD上实现脉冲宽度调制(PWM),完整的设计成程序和仿真结果。-In the MAX2 series CPLD to realize pulse width modulation (PWM), a complete design and simulation results into the program.
<王志慧> 在 2025-06-24 上传 | 大小：253kb | 下载：0

[VHDL编程] frequency_counter_2

说明：-- 这个程序用来测量输入信号的频率 -- 重点在于这个程序演示了，如何在顶层设计中调用已经编译好的模块，使用package -- 使用package将编译好的模块封装，以供顶层调用，注意这个程序顶层程序的调用方法 -- This program is used to measure the frequency of the input signal- focus on this process demonstrates how to call in the top-level de
<zhaorongjian> 在 2025-06-24 上传 | 大小：253kb | 下载：0

[VHDL编程] a8

说明：EPM70128上实现的PWM控制源程序-EPM70128 to achieve the PWM control source
<刘志杰> 在 2025-06-24 上传 | 大小：253kb | 下载：0

[VHDL编程] jishufenpingqi

说明：记数分频器 记数分频器 记数分频器-记数分频器记数分频器记数分频器记数分频器记数分频器记数分频器记数分频器记数分频器
<王青> 在 2025-06-24 上传 | 大小：253kb | 下载：0

[VHDL编程] FPGA-PWM

说明：用FPGA实现PWM信号生成，目前还是比较热门。也是很好的参考资料-PWM signal generation with the FPGA implementation, is still more popular. Is also a good reference
<于淼> 在 2025-06-24 上传 | 大小：253kb | 下载：0

[VHDL编程] _13_uart_tx_test

说明：基于nios 的ker isr模板工程，用户可以根据此工程来开发ker程序-Based on the ker isr nios template project, the user can program this project to develop ker
<光芒电子> 在 2025-06-24 上传 | 大小：253kb | 下载：0

[VHDL编程] EP2C5test

说明：EP2C8T144测试程序，实现跑马灯功能-EP2C8T144 test program, to achieve marquee functions
<钟员> 在 2025-06-24 上传 | 大小：253kb | 下载：0

[VHDL编程] eda--sheji

说明：这是我自己编写的fpga程序，使用vhdl语言，开发板能够播放《迟来的爱》这首音乐，大家可以借鉴使用-This is my own fpga written procedures, using vhdl language, the development board to play " late love" this music, we can learn to use ......
<dws> 在 2025-06-24 上传 | 大小：253kb | 下载：0

[VHDL编程] FSKcode

说明：编码器与译码器, 编码器与译码器,编码器与译码器.-Encoder and decoder, encoder and decoder, encoder and decoder, encoder and decoder.
<sdj> 在 2025-06-24 上传 | 大小：253kb | 下载：0

[VHDL编程] LV-MaxSonar-EZ3-Datasheet

说明：pi controller using fpga
<Jakka> 在 2025-06-24 上传 | 大小：253kb | 下载：0

[VHDL编程] projetb

说明：it is a project for the organisation of a carrefour in the street. it is compsed of many functions.
<khaledgharbi> 在 2025-06-24 上传 | 大小：253kb | 下载：0

[VHDL编程] exp1.7_adder

说明：用VHDL及verylog语言设计一个加法器，可以在Quartus II中仿真-Language Design with VHDL and verylog an adder, in the Quartus II simulation
<davidye> 在 2025-06-24 上传 | 大小：253kb | 下载：0