[VHDL编程] single_cycle

说明：single cycle mips code in vhdl
<kallu> 在 2025-06-24 上传 | 大小：102kb | 下载：0

[VHDL编程] 2

说明：低频幅频特性测试仪 基于FPGA和单片机 能测量信号的频率特性和相频特性，并能绘制曲线-The main principle is 8 channels signal input, output to the corresponding tube feet, drive the corresponding diode circuits and LED digital display so as to achieve the purpose of the tube
<陈鸿斌> 在 2025-06-24 上传 | 大小：102kb | 下载：0

[VHDL编程] 1

说明：fpga 入门学习小程序，简单 易学 很容易明白-fpga program
<胡金星> 在 2025-06-24 上传 | 大小：102kb | 下载：0

[VHDL编程] The-traffic-light-controller-VHDL

说明：基于VHDL的交通灯控制器设计，红灯45秒，黄灯5秒，绿灯40秒，运用状态机原理-The traffic light controller design based on VHDL
<林立强> 在 2025-06-24 上传 | 大小：102kb | 下载：0

[VHDL编程] A-New-Reversible-Design-of-BCD-Adder

说明：This a good implementation of reversible adder-This is a good implementation of reversible adder
<Rishabh Bansal> 在 2025-06-24 上传 | 大小：102kb | 下载：0

[VHDL编程] lab1

说明：交大计算机组成实验 实验1源码 源码代码-A source of SJTU computer experiment experimental
<王宸宇> 在 2025-06-24 上传 | 大小：102kb | 下载：0

[VHDL编程] mips-verilog

说明：verilog mips documet will show you about mips
<refreshhh> 在 2025-06-24 上传 | 大小：102kb | 下载：0

[VHDL编程] FffppgajpegP

说明：一种基于FPGA的JJPEG图像压缩芯片设计 -Based the FPGA JJPEG image compression chip design
<> 在 2025-06-24 上传 | 大小：102kb | 下载：0

[VHDL编程] shiftReg

说明：It s shift register and adder that add 2 bits
<Hadi> 在 2025-06-24 上传 | 大小：102kb | 下载：0

[VHDL编程] CoolRunner

说明：This the default CPLD design shipped with the board. The CPLD helps reduce the number of jumpers on the board and simplifies the interaction of all the possible FPGA configuration memory sources-This is the default CPLD design shipped with the board.
<charlysed> 在 2025-06-24 上传 | 大小：102kb | 下载：0

[VHDL编程] LCD_display_frequency

说明：频率计。具有4位显示，能自动根据7位十进制计数的结果，自动选择有效数据的--高4位进行动态显示。小数点表示是千位，即KHz。 -Frequency meter. With 4-digit display that can automatically count the results of seven decimal automatically select a valid data- high four dynamic display. That is a thousand decimal
<魏晖> 在 2025-06-24 上传 | 大小：102kb | 下载：0

[VHDL编程] minicpu(compiler-8bit)

说明：CISC microprocessor IP core & 8 bit compiler, verilog语言编写，可在FPGA和CPLD上综合实现,结构类似Intel 8085-CISC microprocessor IP core and 8-bit compiler, verilog language, FPGA and CPLD comprehensive realization .structure is similar to Intel 8085
<gingercorn> 在 2025-06-24 上传 | 大小：102kb | 下载：0