[VHDL编程] int_to_vector_suo

说明：整型到字符型的转换，将输入的整数转换成二进制数-Integer to the character of the conversion, will be entered into a binary integer
<海燕> 在 2025-06-26 上传 | 大小：265kb | 下载：0

[VHDL编程] 3verilog3

说明：verilog语言中的各种赋值语句的详细解释和用法-Verilog language in a variety of assignment statements detailed explanation and usage
<隋学伟> 在 2025-06-26 上传 | 大小：265kb | 下载：0

[VHDL编程] FSK

说明：用vhdl写的fpga移频键控程序，控制灵活,完整工程-FPGA using VHDL written FSK procedures, control of a flexible, complete works
<wanyou> 在 2025-06-26 上传 | 大小：265kb | 下载：0

[VHDL编程] EMP7128S

说明：EMP71285 CPLD实现三通道24位计数器，程序为.VHDL语言实现，同时程序中含有低通滤波算法。-EMP71285 CPLD implementation of three-channel 24-bit counter, the program for the VHDL language, the program contains a low-pass filtering algorithm.
<绍文> 在 2025-06-26 上传 | 大小：264kb | 下载：0

[VHDL编程] LAB-3

说明：用FPGA实现对键盘的控制，整个工程全了，打开即可运行。-FPGA to achieve control of the keyboard, the whole project is all open to run.
<李娟> 在 2025-06-26 上传 | 大小：264kb | 下载：0

[VHDL编程] mathtime

说明：数字时钟maxplusii的实现，融合了VHDL与数字电路的内容，可自己添加一些自己想要的比如说彩灯，正点报时等功能-Digital clock maxplusii implementation combines the contents of VHDL and digital circuits, some of you want to add your own lantern, punctual timekeeping functions, for example
<Yanzi> 在 2025-06-26 上传 | 大小：264kb | 下载：0

[VHDL编程] DE2_Default

说明：实现FPGA的VGA实验在DE2开发板上，应该可以的·-VGA FPGA experiments on the DE2 development board, should be able to
<林昌樑> 在 2025-06-26 上传 | 大小：264kb | 下载：0

[VHDL编程] counter

说明：4 bit up counter using VHDL code
<thapaji> 在 2025-06-26 上传 | 大小：264kb | 下载：0

[VHDL编程] BCDTo7SEG

说明：This is a example for BCD to 7SEG. This code is wrote in VHDL
<Hung> 在 2025-06-26 上传 | 大小：264kb | 下载：0

[VHDL编程] bt_meter

说明：Frequency Counter for Android
<mandooo > 在 2025-06-26 上传 | 大小：264kb | 下载：0

[VHDL编程] i2s_interface

说明：verilog实现基于i2s协议接口，在fpga上验证通过。(Verilog implements the interface based on I2S protocol and verifies it on fpga.)
<落叶无情1992 > 在 2025-06-26 上传 | 大小：264kb | 下载：0

[VHDL编程] tt

说明：VHDL Implementation of decade counter
<spiegel> 在 2025-06-26 上传 | 大小：264kb | 下载：0