资源列表

« 1 2 ... .58 .59 .60 .61 .62 2463.64 .65 .66 .67 .68 ... 4310 »

[VHDL编程20044841

说明:vhdl编写的自动售货机程序,可以实现一个和多个商品的售货-VHDL procedures for the preparation of a vending machine, you can achieve one or more of sales of goods
<李寻> 在 2025-06-26 上传 | 大小:266kb | 下载:0

[VHDL编程div_js

说明:技术分频器。把时钟分为奇数个,好像我做出来是个通用的。-Technology divider. The clock is divided into odd-numbered months, as I make out is a common.
<catalina> 在 2025-06-26 上传 | 大小:266kb | 下载:0

[VHDL编程freq_cnt

说明:利用FPGA实现的脉宽测试技术,基于VHDL,测试误差为时钟周期-Use of FPGA technology to achieve the pulse-width test, based on VHDL, test error of clock cycles
<梁光辉> 在 2025-06-26 上传 | 大小:266kb | 下载:0

[VHDL编程miller_decode

说明:miller整体解码模块没有作成功,但是应该离重点不远。有高手给指点下把-miller overall lack of success of decoding module, but the focus should be not far away. Have a master to the point under the
<kinki> 在 2025-06-26 上传 | 大小:266kb | 下载:0

[VHDL编程SHUMAGUAN

说明:数码管动态显示0到9数码管动态显示0到9-SHUMAGUAN
<何言明> 在 2025-06-26 上传 | 大小:266kb | 下载:0

[VHDL编程m2

说明:i2c buc controller is a connection oriented protocal and it is a serial bus data communication purpose
<anji> 在 2025-06-26 上传 | 大小:266kb | 下载:0

[VHDL编程counter

说明:ISE,工程,couter, 计数器,详细的功能实现。-The counter, based on SPARTAN-3E of xilinx,using ISE
<taq> 在 2025-06-26 上传 | 大小:266kb | 下载:0

[VHDL编程can2spec

说明:CAN Specification for people looking forward to design Verification IPs and design IPs
<jijo> 在 2025-06-26 上传 | 大小:266kb | 下载:0

[VHDL编程IETM

说明:IETM在通用测试系统中的应用设计 IETM in the Universal Test System Design-IETM in the Universal Test System Design
<deep> 在 2025-06-26 上传 | 大小:266kb | 下载:0

[VHDL编程CRC

说明:循环冗余校验码的VERIOLOG源程序,已经编译通过了,可以直接使用了-Cyclic redundancy check code VERIOLOG source code has been compiled by, you can directly use
<莫然> 在 2025-06-26 上传 | 大小:266kb | 下载:0

[VHDL编程verilog_show10

说明:基于VHDL编写的10进制显示输出,基于16进制的10进制控制,适合初学者-VHDL-based display output written in decimal, hexadecimal, 10 hexadecimal-based control, suitable for beginners
<Geyufei> 在 2025-06-26 上传 | 大小:266kb | 下载:0

[VHDL编程elevator

说明:三个八层电梯的控制器,verilog实现。内附有详细设计文档及源码。-The controller of three 8-level elevators, designed with Verilog. The design is detailedly represented in the DOC as well as the source code.
<cc> 在 2025-06-26 上传 | 大小:266kb | 下载:0
« 1 2 ... .58 .59 .60 .61 .62 2463.64 .65 .66 .67 .68 ... 4310 »

源码中国 www.ymcn.org