[VHDL编程] EDA3

说明：实验目的 1．学习一般有限状态机的设计； 2．实现串行序列的设计。 二、设计要求 1． 先设计0111010011011010序列信号发生器； 2． 再设计一个序列信号检测器，若系统检测到串行序列11010则输出为“1”，否则输出为“0”，并对其进行仿真和硬件测试。 -Purpose of the experiment 1. Learning the general design of finite state machine 2. Serial sequence de
<维吉尔> 在 2025-06-26 上传 | 大小：92kb | 下载：0

[VHDL编程] rom_3_4

说明：该程序实现的是3输入4输出的只读存储器的功能，已通过仿真验证。-Implementation of the program is 3 input 4 output of the read-only memory function, has been verified by simulation.
<chenzhuaixia> 在 2025-06-26 上传 | 大小：92kb | 下载：0

[VHDL编程] VHDL2

说明：序列信号发生器： 在系统时钟的作用下能够循环产生一组或多组序列信号的时序电路，（循环产生一组序列信号0111010011011010） 序列检测器： 检测一组或多组又二进制码组成的脉冲序列信号，当序列检测器连续收到一组或多组序列信号，如果与预先设置的码11010相同的时候，输出1，否则输出0. -Sequence of signal generator: the role of the system clock cycle to generate one or more si
<venny> 在 2025-06-26 上传 | 大小：92kb | 下载：0

[VHDL编程] verilog

说明：FPGA中verilog语言实现的的USB接口协议，希望能对大家有用-FPGA verilog language in the USB interface protocol implemented in the hope that useful
<铁牛> 在 2025-06-26 上传 | 大小：92kb | 下载：0

[VHDL编程] vhdl2

说明：vhdl语言正弦信号发生器设计，传统的用分立元件或通用数字电路元件设计电子线路的方法设计周期长,花费大, 可移植性差。本文以正弦波发生器为例,利用EDA 技术设计电路,侧重叙述了用VHDL 来完 成直接数字合成器(DDS) 的设计,DDS 由相位累加器和正弦ROM 查找表两个功能块组成,其 中ROM查找表由兆功能模块LPM-ROM来实现。-The traditional use of discrete components or general purpose digital cir
<枫蓝> 在 2025-06-26 上传 | 大小：92kb | 下载：0

[VHDL编程] ALUandControl

说明：用verilogHDL编写的ALU功能实现以及控制信号的产生，还附有波形仿真测试的源文件-Written by verilogHDL ALU function realization and control signal generation, but also with a simulation test of the source waveform
<dele> 在 2025-06-26 上传 | 大小：92kb | 下载：0

[VHDL编程] VHDL-CODES

说明：here are some vhdl codes for decoder ,mux electronis circuits
<sneha> 在 2025-06-26 上传 | 大小：92kb | 下载：0

[VHDL编程] Traffic-light-controller-design

说明：交通灯的FPGA实现， 包括设计要求、设计思路方案、设计源代码、仿真结果。-FPGA implementation of traffic lights, including design requirements, program design ideas, design source code, the simulation results.
<csh> 在 2025-06-26 上传 | 大小：92kb | 下载：0

[VHDL编程] alu

说明：This 8 bit unsigned arithematic logical unit(ALU). This code is developed in VHDL language and compatible with any VHDL softeware like xilinx,quartus. This ALU performs addition,subtraction,multiplication,and,or,and not and pass input functions.-
<chunduru> 在 2025-06-26 上传 | 大小：92kb | 下载：0

[VHDL编程] DECL7S

说明：按开发板上4个键盘，然后再数码管上分别显示不同数据-By the development board four keyboards, and then show the different digital data on
<zhangbaohong> 在 2025-06-26 上传 | 大小：92kb | 下载：0

[VHDL编程] fenpinqi

说明：200分频的verilog综合仿真源程序，以及仿真波形-200divition-200 points frequency integrated simulation verilog source code, and the simulation waveform-200divition
<wangy> 在 2025-06-26 上传 | 大小：92kb | 下载：0

[VHDL编程] cnt24

说明：24进制的VHDL程序，适合EDA初学者使用的基础实验-24 into the system, suitable for beginners program VHDL EDA of fundamental experiment using
<zzz> 在 2025-06-26 上传 | 大小：92kb | 下载：0