资源列表

« 1 2 ... .59 .60 .61 .62 .63 2464.65 .66 .67 .68 .69 ... 4310 »

[VHDL编程adder4_1

说明:基于VHDL的四位加法器,运行环境quartus-VHDL-based four adder, operating environment quartusII
<jiayanqing> 在 2025-06-26 上传 | 大小:92kb | 下载:0

[VHDL编程cfgadda

说明:adda的FPGA配置,可以对adda完成完整的FPGA配置,很好-adda FPGA configuration, you can adda complete a full FPGA configuration, good
<薛辉> 在 2025-06-26 上传 | 大小:92kb | 下载:0

[VHDL编程1

说明:基于fpga的bpsk实现 module psk(clk,clr,fcw,angle,M,EN,psk_output) input[31:0]fcw //载波频率 input[9:0]angle //载波相位 input clk,clr input M,EN //M为 -vhdl bpsk fpga dpsk module psk(clk,clr,fcw,angle,M,EN,psk_output) input[31:0]fcw //载波频率 input[9:0]angle /
<yanchao> 在 2025-06-26 上传 | 大小:92kb | 下载:0

[VHDL编程Atlys_ISE_GPIO_UART(1)

说明:atlys gpio yuart program
<gopal> 在 2025-06-26 上传 | 大小:92kb | 下载:0

[VHDL编程rs232

说明:this is vhdl code. purpose of rs-232 connected with altera cyclone2.
<kimjuhyun> 在 2025-06-26 上传 | 大小:92kb | 下载:0

[VHDL编程MUX_8

说明:用verilog实现串口通信程序,通过仿真验证-Serial communication program, is verified by simulation with verilog
<蚩建峰> 在 2025-06-26 上传 | 大小:92kb | 下载:0

[VHDL编程LFSRT

说明:LFSR it generates a random test sequence, this is the .v cod. It works well and there is the attachment doc . enjoy it !!!!!!!!!! -it generates a random test sequence, this is the .v cod. It works well and there is the attachment doc . enjoy it !!!!
<Jason> 在 2025-06-26 上传 | 大小:92kb | 下载:0

[VHDL编程mult-64bit-booth.txt

说明:64位booth乘法器,verilog HDL, zip文件,modelsim测试通过-64 booth multiplier, verilog HDL, zip files, modelsim test
<cunxi> 在 2025-06-26 上传 | 大小:92kb | 下载:1

[VHDL编程delayline_b

说明:基于延迟线的数字脉冲宽度调制,用于电力电子设备的触发信号产生-puls wide modulator based on delayline
<Arclank> 在 2025-06-26 上传 | 大小:92kb | 下载:0

[VHDL编程SOC_Code

说明:加法器,原码补码乘法器,ROM设计,PC计数器等的VHDL详细代码-The source-code complement adder, multiplier, ROM design, such as PC counter of VHDL code in detail
<dangkan> 在 2025-06-26 上传 | 大小:92kb | 下载:0

[VHDL编程xapp220

说明:xapp220对应的pdf文档,gold码和LSFR在无线中的应用-LFSRs as Functional Blocks in Wireless Applications
<曹曹> 在 2025-06-26 上传 | 大小:92kb | 下载:0

[VHDL编程LCD12864-for-chinese-verilog

说明:在FPGA平台上,利用verilog编程在LCD上显示汉字的例程。(来源于大西瓜例程)-lcd for chinese based on verilog——code example
<wu yue> 在 2025-06-26 上传 | 大小:92kb | 下载:0
« 1 2 ... .59 .60 .61 .62 .63 2464.65 .66 .67 .68 .69 ... 4310 »

源码中国 www.ymcn.org