[VHDL编程] 一个8位处理器结构，源码分析

说明：关于一个8位处理器的分析，和源代码，VHDL语言设计，经过测试-on an eight processors, and source code, VHDL design, the test
<wl> 在 2025-06-27 上传 | 大小：90kb | 下载：0

[VHDL编程] buzz_test

说明：verilog蜂鸣器实验，用于FPGA开发板。-verilog buzzer experiments, for FPGA development board.
<刘西> 在 2025-06-27 上传 | 大小：91kb | 下载：0

[VHDL编程] Audio_Demo

说明：Application of audio in verilog
<fakher> 在 2025-06-27 上传 | 大小：91kb | 下载：0

[VHDL编程] verilog-mode

说明：verilog mode for gvim
<tguy99999> 在 2025-06-27 上传 | 大小：91kb | 下载：0

[VHDL编程] 7_06_FifoSim

说明：学习使用xilinx的简单例程，熟悉ise平台-xilinx demo code
<钱学文> 在 2025-06-27 上传 | 大小：91kb | 下载：0

[VHDL编程] VHDL-Gray-code

说明：基于vhdl格雷码设计代码，调试过没错误。-Gray code design based on VHDL code, debugging didn t mistake.
<谢正伟> 在 2025-06-27 上传 | 大小：91kb | 下载：0

[VHDL编程] Array_slice_1Dx1D_of-bit-vector

说明：Array slice 1dx1D for individual access of element
<mproject> 在 2025-06-27 上传 | 大小：91kb | 下载：0

[VHDL编程] Digital-clock

说明：利用Quartus编程软件及EDA实验板（芯片为EP1C6Q240C8）完成数字钟设计，该数字钟有显示时、分和秒的功能。-When the Quartus programming software and EDA experiment board (chip EP1C6Q240C8) complete digital clock, digital clock showing the hours, minutes and seconds functions.
<杨好人> 在 2025-06-27 上传 | 大小：91kb | 下载：0

[VHDL编程] i2c_verilog

说明：i2c master controller
<aydinmustafa09 > 在 2025-06-27 上传 | 大小：91kb | 下载：0

[VHDL编程] file2

说明：factorial file for the fortran pascal
<elbigbors> 在 2025-06-27 上传 | 大小：91kb | 下载：0

[VHDL编程] DS18B20

说明：实现FPGA读取18B20温度，利用单线总线协议(Realizing FPGA to read 18B20 temperature)
<朽木生> 在 2025-06-27 上传 | 大小：91kb | 下载：0

[VHDL编程] pmodkypd_demo_verilog

说明：对PmodKYPD矩阵键盘实现检测 输出给数码管显示(robust PmodKYPD source code output towards digital)
<frozenburning> 在 2025-06-27 上传 | 大小：91kb | 下载：0