[VHDL编程] vhdlvga

说明：Language writes with VHDL demonstrates the design on the monitor the source program用VHDL 语言写的在显示器上显示图案的程序-writes with VHDL Language demonstrates th e design on the monitor program with the source VHDL The language was on display in the pictorial proc
<jerry> 在 2025-06-27 上传 | 大小：89kb | 下载：0

[VHDL编程] VH_SYN

说明：标准电视信号的同步生成程序，利用VHDL和原理图，利用Quartus综合-Standard television signal to generate the synchronization procedures, the use of VHDL and schematic diagram, using Quartus integrated
<蔡有才> 在 2025-06-27 上传 | 大小：89kb | 下载：0

[VHDL编程] SoC_WishboneSystem

说明：SoC-Wishbone System IP核的VHDL语言源代码，需要的开发环境是QUARTUS II 6.0。-SoC-Wishbone System IP core VHDL language source code, the need for the development environment is QUARTUS II 6.0.
<周华茂> 在 2025-06-27 上传 | 大小：89kb | 下载：0

[VHDL编程] 21877012MCU_NandFlash

说明：NAND FLASH控制器源代码-NAND FLASH controller source code (...........
<hongxiao> 在 2025-06-27 上传 | 大小：90kb | 下载：0

[VHDL编程] DIVISION

说明：用verilog HDL语言编写的实现两个数相除的例程，在DE-70开发板上实现。-Verilog HDL language routines divide two numbers in the DE-70 development board to achieve.
<李桐> 在 2025-06-27 上传 | 大小：90kb | 下载：0

[VHDL编程] DECL7S

说明：七段数码管显示的VHDL程序，教课书上给的例子，初学VHDL时候使用的。-Seven-segment LED display VHDL program, the textbooks give examples of when to use VHDL beginners.
<泠血> 在 2025-06-27 上传 | 大小：90kb | 下载：0

[VHDL编程] MPSK-modulation-VHDL-

说明：MPSK调制与解调VHDL程序与仿真，本文为DOC文档，附有源码和仿真波形-MPSK modulation and demodulation VHDL program and simulation, this paper for the DOC document, attached to the source code and simulation waveform
<> 在 2025-06-27 上传 | 大小：90kb | 下载：0

[VHDL编程] ddr2_controller

说明：A controller for DDR2 on FPGA with vhdl, content testbench, model and textfile-generation/data-detection using python.
<inru> 在 2025-06-27 上传 | 大小：90kb | 下载：0

[VHDL编程] cpu3

说明：简易CPU可执行8条简单指令,如：add,xor,and等-risc cpu
<youyangbiao> 在 2025-06-27 上传 | 大小：90kb | 下载：0

[VHDL编程] The-basic-design-of-the-flip-flop

说明：1、了解基本触发器的工作原理。 2、进一步熟悉在Quartus II中基于原理图设计的流程。 - The basic design of the flip-flop
<漆广文> 在 2025-06-27 上传 | 大小：90kb | 下载：0

[VHDL编程] arm4u_latest.tar

说明：DESIGN OF A DYNAMICALLY RECONFIGURABLE PIPELINED RISC PROCESSOR
<rakesh tiwari> 在 2025-06-27 上传 | 大小：90kb | 下载：0

[VHDL编程] FIFO Design Using Verlilog

说明：DFF with fifo concepts
<logu.am > 在 2025-06-27 上传 | 大小：90kb | 下载：0