[VHDL编程] complement

说明：用vhdl语言编译一个8位二进制求补器实现求补运算-Vhdl language compiler with an 8-bit binary complement complement computing device to achieve
<宋子皓> 在 2025-06-24 上传 | 大小：291kb | 下载：0

[VHDL编程] 1_090303100007

说明：verilog tech for introducting the veriolg language, just for studying, not used for other occasion, thx for using this sample
<zhou> 在 2025-06-24 上传 | 大小：291kb | 下载：0

[VHDL编程] two_ten

说明：完成二进制到十进制的转换，使用例化语句，包括二选一模块、比较模块、七段数码管显示译码模块。-Complete binary to decimal conversion, the use cases of the statement, including the two selected a module, modules, seven-segment display decoder module.
<沈桑霞> 在 2025-06-24 上传 | 大小：291kb | 下载：0

[VHDL编程] LCD1602

说明：Spartan xc3S400 LCD1602 VHDL Program
<ibrahim> 在 2025-06-24 上传 | 大小：291kb | 下载：0

[VHDL编程] div1

说明：Verilog HDL语言16位除法器，已通过测试-Verilog HDL 16 division
<tanye> 在 2025-06-24 上传 | 大小：291kb | 下载：0

[VHDL编程] i2c-slave

说明：verilog HDL i2c协议从机的编写-verilog i2c protocol from the machine
<bailang> 在 2025-06-24 上传 | 大小：291kb | 下载：0

[VHDL编程] verilog

说明：it is xilinx SDR SDRAM controller core
<roger1> 在 2025-06-24 上传 | 大小：291kb | 下载：0

[VHDL编程] lic_Xilinx_ISE_Vivado

说明：这是Xilinx ISE 14.X以及vivado、vivado_hls的license，亲测可用-Xilinx ISE 14.x vivado, vivado_hls license, pro-test available
<远正茂> 在 2025-06-24 上传 | 大小：291kb | 下载：0

[VHDL编程] PS2

说明：Vriloge语言编写的源代码，是Spartan-3EStarterKit开发板基础源程序，欢迎新手参阅，运行成功，下载即可烧开发板。-Vriloge language source code, is Spartan-3EStarterKit development board based on source code, welcomed the new see, successful operation, download you can burn the development board
<郭力> 在 2025-06-24 上传 | 大小：291kb | 下载：0

[VHDL编程] dac7564

说明：基于VHDL的dac7564驱动程序和该程序的testbench测试程序-I DON T KOWN
<胡兴亮> 在 2025-06-24 上传 | 大小：291kb | 下载：0

[VHDL编程] RX_TX_FIFO

说明：完整的串口收发模块 可根据需要在进行重组 处理数据-Complete serial transceiver module during the restructuring process the data as needed
<孟博> 在 2025-06-24 上传 | 大小：291kb | 下载：0

[VHDL编程] vga256

说明：利用FPGA实现VGA显示，通过24位显示三原色-FPGA VGA
<解剑絮> 在 2025-06-24 上传 | 大小：291kb | 下载：0