资源列表
[VHDL编程] askfsk
说明:通信原理ask、fsk仿真流程,采用max+plus实现-Communication theory ask, FSK simulation processes using max+plus achieve<lpx_matlab> 在 2025-06-24 上传 | 大小:292kb | 下载:0
[VHDL编程] quartus-mult
说明:mult,在quartusII中,以模块输入形式,仿真乘法器mult,得到时序图和功能图-a simulation example of mult<beginner> 在 2025-06-24 上传 | 大小:292kb | 下载:0
[VHDL编程] the-PCIE-interface-design
说明:基于wishbone和端点IP的PCIE接口设计,介绍了PCIE硬核端点模块和wishbone总线规范,应用WHDL语言,编程实现了wishbone总线的主从端口-Based the PCIE interface design of the wishbone and the endpoint IP, PCIE hard core endpoint module and Wishbone bus specification, application WHDL language programmin<张轶> 在 2025-06-24 上传 | 大小:292kb | 下载:0
[VHDL编程] siweijishu
说明:verilog 四位十进制计数器 已经仿真正确-verilog four decimal counter<water> 在 2025-06-24 上传 | 大小:292kb | 下载:0
[VHDL编程] demand-number
说明:检测一个正弦波峰值个数,大于某个固定值时报警。-Detection of a sine wave peak number, greater than a fixed value alarm.<henry> 在 2025-06-24 上传 | 大小:292kb | 下载:0
[VHDL编程] DD
说明:This file is the VHDL code for controlling the stepping motor. The clock driving the stepping motor driver module. through signal it can control the direction of the stepping motor.-This file is the VHDL code for controlling the stepping motor. The c<parksehun> 在 2025-06-24 上传 | 大小:292kb | 下载:0
[VHDL编程] test51_PLL
说明:VHDL How to use PLL-IP core microsemi project<uson > 在 2025-06-24 上传 | 大小:292kb | 下载:0