[VHDL编程] 示例（vhdl）

说明：vhdl 实例 通过实例学习vhdl 编程-VHDL examples examples to learn VHDL programming
<joan> 在 2025-06-24 上传 | 大小：76kb | 下载：0

[VHDL编程] SystemVerilog_FIFO_Channel

说明：2004 SNUG of systemverilog
<liwen> 在 2025-06-24 上传 | 大小：76kb | 下载：0

[VHDL编程] 8b10b_Encoder

说明：应用VHDL设计的8b10b 编码器，对串行数据的高速传输有用。-application VHDL design 8b10b encoding device to the high-speed serial data transmission useful.
<> 在 2025-06-24 上传 | 大小：76kb | 下载：0

[VHDL编程] MXIC-SPIFlash-Model

说明：Verilog based simluation model for MXIC SPI Flash.-err
<ronsullivan> 在 2025-06-24 上传 | 大小：76kb | 下载：0

[VHDL编程] Decoder_3_8

说明：用VERILOG语言实现了常用3-8译码器.-Verilog language used to achieve a common decoder 3-8.
<zhuangqi> 在 2025-06-24 上传 | 大小：76kb | 下载：0

[VHDL编程] SPI_AT45DB041B

说明：用verilog编写的SPI程序,SPI芯片是AT45DB041B.文件内包含程序仿真时的截图.包括read和wirte.-SPI prepared using Verilog procedures, SPI chip AT45DB041B. Document contains procedures for simulation screenshot. Including read and wirte.
<温海龙> 在 2025-06-24 上传 | 大小：76kb | 下载：0

[VHDL编程] rs1_7seg_pci-0.0.1.tar

说明：Raggedstone1 IP core. Raggedstone1 is a low-cost Spartan3 FPGA based PCI development board made by Enterpoint Ltd. -Raggedstone1 IP core.Raggedstone1 is a low-cost Spartan3 FPGA based PCI development board made by Enterpoint Ltd.
<张治国> 在 2025-06-24 上传 | 大小：76kb | 下载：0

[VHDL编程] RS

说明：reed selemon encoder vhdl code
<mohamed saad> 在 2025-06-24 上传 | 大小：76kb | 下载：0

[VHDL编程] time_count

说明：用硬件描述语言实现测量各种信号的周期的功能-Hardware descr iption language used to achieve a variety of signal measurement cycle value
<sleeeeeeep> 在 2025-06-24 上传 | 大小：76kb | 下载：0

[VHDL编程] VHDL的八层电梯设计

说明：这是一个基于VHDL的八层电梯的完整源代码
<635218465@qq.com> 在 2013-04-26 上传 | 大小：76.5kb | 下载：0

[VHDL编程] labview串口及传感器测试

说明：已经测试通过的labview串口及传感器上位机接收端。
<957623081@qq.com> 在 2017-09-14 上传 | 大小：76.53kb | 下载：0

[VHDL编程] clocking

说明：很好的时钟接口程序，可用于时钟驱动的程序，便于开发者使用(Good clock interface program for clock - driven programs for developers to use.)
<小李子公公> 在 2025-06-24 上传 | 大小：77kb | 下载：0