[VHDL编程] DDS

说明：基于quartus的DDS，可以发生正弦波，方波，三角波，附带了顶层文件，注释在程序中-Quartus on the DDS, can occur sine wave, square wave, triangle wave, with the top-level documents, notes in the procedure
<ivan> 在 2025-06-24 上传 | 大小：76kb | 下载：0

[VHDL编程] Cyclone1C20Nios

说明：非常不错的FPJA开发板，直接提供PCB，推荐大家，用的是Cyclone1C20的Nios开发板-A very good FPJA development board, the direct provision of PCB, recommend everyone using a Cyclone1C20 the Nios development board
<万里> 在 2025-06-24 上传 | 大小：76kb | 下载：0

[VHDL编程] I2C-BusDesign

说明：本程序给出了完整的I2C设计工程文件及VHDL源代码-This procedure gives the complete design of the project file and I2C VHDL source code
<RoyHunter> 在 2025-06-24 上传 | 大小：76kb | 下载：0

[VHDL编程] jiaotongdeng

说明：VHDL--十字路*通灯设计（一组红黄绿交通灯和倒计时设计）-design of luminaire for transportation
<雇主> 在 2025-06-24 上传 | 大小：76kb | 下载：0

[VHDL编程] VHDL4

说明：vhdl 语言的课程教程 及其详细的介绍，初步的学习资料-vhdl language tutorial and a detailed course descr iption, the initial learning materials! ! !
<cool> 在 2025-06-24 上传 | 大小：76kb | 下载：0

[VHDL编程] vhdl-digital-clock

说明：数字电子钟VHDL 能够实现小时（24进制）、分钟和秒钟（60进制）的计数功能 具有复位功能 功能扩展：具有复位、整点报时提示、定时闹钟等功能 方案： 对数字电子钟的功能进行分析，确定出所需要的各个模块，再通过顶层文件的设计，把各个模块例化综合起来，形成一个完整的电子钟。 -VHDL to implement digital electronic clock hours (24 hex), minutes and seconds (60 decimal) of th
<陈添> 在 2025-06-24 上传 | 大小：76kb | 下载：0

[VHDL编程] source

说明：Verilog code for 32kpoint FFT
<Jake> 在 2025-06-24 上传 | 大小：76kb | 下载：0

[VHDL编程] Verilog

说明：Verilog 数字系统设计教程 北京航空航天大学 夏宇闻 2004年版-Verilog Digital System Design Tutorial Beijing Aerospace University Press 2004 edition Yu Xia
<luhonghui> 在 2025-06-24 上传 | 大小：76kb | 下载：0

[VHDL编程] EP2C8_PER_uart_receive

说明：EP2C8Q208,串口接收程序，verilog编写的，希望对大家有用-EP2C8Q208, the receiver program, verilog written in the hope that useful
<wangyunlong> 在 2025-06-24 上传 | 大小：76kb | 下载：0

[VHDL编程] exp2

说明：在显示自己学号的同时做流水灯程序。数码管显示与流水灯显示的刷新率不同-Show their student ID at the same time doing light water programs. LED display LED display with a refresh rate of the different water
<> 在 2025-06-24 上传 | 大小：76kb | 下载：0

[VHDL编程] fulladder

说明：基于Quartus II 的，用VHDL语言编写的四选一电路的设计-Based on the Quartus II, using VHDL language of the four selected a circuit design
<fwt> 在 2025-06-24 上传 | 大小：76kb | 下载：0

[VHDL编程] digital-clock

说明：设计一个 24 h 制数字时钟,要求能显示时、分、秒,并可手动调整时和分。-Design a 24 h the digital clock, requirement can shows, minutes and seconds, and can when manual adjustment and points.
<chuchu> 在 2025-06-24 上传 | 大小：76kb | 下载：0