[VHDL编程] CAN-BUS-with-Verilog

说明：CAN 总线的verilog是实现与设计 很好的资料-implementation of can bus use verilog
<李研> 在 2026-01-12 上传 | 大小：77kb | 下载：0

[VHDL编程] VHDL

说明：时序逻辑电路的习题,主要测试状态机以及ASM流程图的绘制-Drawing exercises sequential logic circuits, the main test state machine and ASM flowchart
<lh> 在 2026-01-12 上传 | 大小：77kb | 下载：0

[VHDL编程] Verilog-example

说明：Verilog 编程事例，8个章节，详细介绍-Verilog example
<秦纳> 在 2026-01-12 上传 | 大小：77kb | 下载：0

[VHDL编程] BShifter23_Left

说明：barrel shifter that can be use to shift data in one clock on the other hand with latency equal 1.
<mojtaba> 在 2026-01-12 上传 | 大小：77kb | 下载：0

[VHDL编程] inputPinsTest.tar

说明：Verilog example of a program that test the input and outputs pins FPGA by making them 1 and 0 in a specific time. Implemmented in FPGA Nexys3-Verilog example of a program that test the input and outputs pins FPGA by making them 1 and 0 in a specific
<yunacu> 在 2026-01-12 上传 | 大小：77kb | 下载：0

[VHDL编程] DDS_hzh

说明：基于FPGA实现的DDS信号发生器，能产生正弦波、方波、锯齿波三种波形。-FPGA-based realization of DDS signal generator can produce sine, square, ramp three waveforms.
<wangjiali> 在 2026-01-12 上传 | 大小：77kb | 下载：0

[VHDL编程] Oc_spi

说明：FPGA的SPI接口例子，功能成熟，可以参考-SPI Master Core Specification
<zht> 在 2026-01-12 上传 | 大小：77kb | 下载：0

[VHDL编程] fadder_1

说明：利用quartus9.0编写的半加器程序，自己亲手设计，能有效运行出结果(Quartus9.0 prepared by the semi adder program, personally designed to effectively run the results)
<wqjms > 在 2026-01-12 上传 | 大小：77kb | 下载：0

[VHDL编程] 超前进位加法器

说明：8*8超前进位加法器，Verilog初学教程(file name is adder.v adder 8*8 bit)
<hao123456 > 在 2026-01-12 上传 | 大小：77kb | 下载：0

[VHDL编程] Zedboard_Camera_PCB

说明：camera and zedboard, vga
<14520950 > 在 2026-01-12 上传 | 大小：77kb | 下载：0

[VHDL编程] KEY3_TEST

说明：Atera Cyclone IV examples for quartus
<TreyWilliams> 在 2026-01-12 上传 | 大小：77kb | 下载：0

[VHDL编程] C4E6-K SCHv2

说明：Altera board shhematics
<TreyWilliams> 在 2026-01-12 上传 | 大小：77kb | 下载：0