资源列表
[VHDL编程] VerilogHDL_training
说明:verilog基础练习,介绍怎样编写测试文件和仿真-Verilog based on exercises, how to introduce the preparation of test documentation and simulation<flyer> 在 2026-01-12 上传 | 大小:77kb | 下载:0
[VHDL编程] LDPC-long40rate0.5-encode-and-decode
说明:LDPC的短码,码长为40速率为0.5的LDPC码的设计,用的是QC矩阵,压缩文件为原码部分,工程太大传不上去。-LDPC short code, a code length of 40 rate of 0.5 LDPC code design, using a QC matrix, the compressed file is part of the original code, do not pass up the works too.<mumu> 在 2026-01-12 上传 | 大小:78kb | 下载:0
[VHDL编程] MPSK-modulation-and-demodulati
说明:MPSK调制与解调VHDL程序源代码与仿真-MPSK modulation and demodulation process and VHDL source code and simulation<吴云志> 在 2026-01-12 上传 | 大小:78kb | 下载:0
[VHDL编程] Component_instanlations
说明:This an example for component_instanlations in VHDL languege-This is an example for component_instanlations in VHDL languege<Hung> 在 2026-01-12 上传 | 大小:78kb | 下载:0
[VHDL编程] Convolution
说明:卷积程序的Verilog程序,实现卷积功能(Convolution program Verilog program to achieve convolution function)<Guo Site > 在 2026-01-12 上传 | 大小:78kb | 下载:0
[VHDL编程] pipeline_adder
说明:用于快速计算32位加法,共分5级锁存器,4个8位加法器(pipeline_adder it helps you to add 32 bits swiftly if you need more information,may call me by the website account,it's really helpful)<Joker13213 > 在 2026-01-12 上传 | 大小:78kb | 下载:0
[VHDL编程] cpu自制入门代码AZPR_RTL
说明:CPU自制入门代码..............(CPU DIY ............)<dastudio> 在 2026-01-12 上传 | 大小:78kb | 下载:0