[VHDL编程] 经典高速乘法器IP

说明：乘法器是硬件设计中的很常见也很重要的一个模块，它的VHDL硬件实现很好的解决了软件编程中做乘法速度慢的问题，在实时高速系统应用中或DSP软核或数字信号处理硬件实现算法中，经常能使用到乘法器，所以经典的高速乘法器IP 很有参考价值-Multiplier is a common and important module in hardware designing.Its VHDL addresses the low speed of multiplication in software progra
<czy> 在 2025-06-23 上传 | 大小：302kb | 下载：0

[VHDL编程] edg_test_design

说明：边沿检测电路的程序，对于学习FPGA的语言非常重要，采用verilog语言编写。-Edge detection circuit program is very important for language learning FPGA using Verilog language.
<zhaorongjian> 在 2025-06-23 上传 | 大小：301kb | 下载：0

[VHDL编程] mskmsk

说明：最小移频键控(MSK）是移频键控(FSK）的一种改进型，是一种在无线移动通信中很有吸引力的数字调制方式。-Minimum Shift Keying (MSK) is an improved frequency shift keying (FSK) is a digital modulation scheme in a wireless mobile communication very attractive.
<杨俊明> 在 2025-06-23 上传 | 大小：301kb | 下载：0

[VHDL编程] jiancedianlu

说明：功能是检测出串行输入数据Sin中的4位二进制序列0101（自左至右输入），当检测到该序列时，输出Out=1；没有检测到该序列时，输出Out=0。-Function is to detect the serial input data Sin the 4-bit binary sequence 0101 (from left to right input), when the sequence is detected, the output Out = 1 the sequence is not
<wancaihong> 在 2025-06-23 上传 | 大小：301kb | 下载：0

[VHDL编程] bitcounter

说明：one bit up counter using VHDL code -one bit up counter using VHDL code
<thapaji> 在 2025-06-23 上传 | 大小：301kb | 下载：0

[VHDL编程] 14_buzzer_test

说明：基于FPGA的蜂鸣器代码，很好的学习资料，大家都来学一学-butter test
<zhouhaimin> 在 2025-06-23 上传 | 大小：301kb | 下载：0

[VHDL编程] 20161203_ii

说明：MD5认证部分的第四轮中包含I函数的一次操作的FPGA实现源代码，采用Verilog，在Quartus II上综合-The fourth round MD5 authentication section contains FPGA one operation I Functions of the source code, using Verilog, synthesis in Quartus II
<柳广兴> 在 2025-06-23 上传 | 大小：301kb | 下载：0

[VHDL编程] ZYH

说明：(7,4)汉明译码、串口接收和数码管显示综合实验。在该实验中，要求能够利用计算机的串口发送汉明码字（可以是没有错误的汉明码字，也可以是有一个比特错误的汉明码字）；然后利用FPGA进行串口数据接收；接收后进行(7,4)汉明译码，并将译码后的结果送给七段数码管进行显示。要求使用4个七段数码管，其中2个数码管用于显示从串口接收到的数据，另一个数码管用于显示汉明译码后的正确信息比特，最后一个数码管用于指示出错比特的位置。-(7,4) Hamming decoding, receiving the ser
<zyhhyz> 在 2025-06-23 上传 | 大小：301kb | 下载：0

[VHDL编程] uart

说明：用Verilog实现FPGA的uart的串行通信功能，并附有testbench(The serial communication function of FPGA of UART is realized with Verilog, and Testbench is attached)
<怪了个乖 > 在 2025-06-23 上传 | 大小：301kb | 下载：0

[VHDL编程] jiou

说明：实现奇偶校验，根据波形仿真检测序列的奇偶(Implementing sequence parity check)
<你好大脾气 > 在 2025-06-23 上传 | 大小：301kb | 下载：0

[VHDL编程]  friends fullpack 24 E -218659-subdown

说明：friends full pack subtitle in verilog!!
<tavakoli1374 > 在 2025-06-23 上传 | 大小：301kb | 下载：0

[VHDL编程] 流水灯

说明：利用FPGA控制简单LED灯的熄灭和点亮(Using FPGA to control the extinction and lighting of a simple LED lamp)
<朽木生> 在 2025-06-23 上传 | 大小：301kb | 下载：0