[VHDL编程] Sobel--Image_Filter_An_Image_filtering_VHDL

说明：Sobel--Image Filter (I). An Image filtering is made over data loaded into the on board RAM and presented on a VGA monitor.zip-Sobel-- Image Filter (I). An Image filteri Vi is made over the data loaded into RAM on board a nd presented on a VGA monitor
<严刚> 在 2025-06-22 上传 | 大小：309kb | 下载：0

[VHDL编程] dds

说明：直接数字频率合成器，基于vhdl语言，在qartus II上实现，下载调试成功-Direct digital frequency synthesizer, based on the VHDL language, in qartus II achieved a successful download debugging
<浮云> 在 2025-06-22 上传 | 大小：309kb | 下载：0

[VHDL编程] RISC_Core

说明：这是用VerilogHDL描述的一个8位精简指令集处理器，包含完整代码，各种文档，以及测试环境。-This is described in VerilogHDL with an 8-bit RISC processor, including the integrity of the code, a variety of documents, as well as the test environment.
<wdy2004> 在 2025-06-22 上传 | 大小：309kb | 下载：0

[VHDL编程] fft

说明：an fft implementation help
<amer> 在 2025-06-22 上传 | 大小：309kb | 下载：0

[VHDL编程] cpu

说明：VHDL编写的CPU源码，可嵌入SOPC系统开发-Prepared by the VHDL the CPU source, embeddable SOPC system development
<wrk> 在 2025-06-22 上传 | 大小：308kb | 下载：0

[VHDL编程] lift

说明：运用VHDL实现可控三层电梯 利用LED和点阵表示电梯的上下 与楼层显示-Use VHDL to achieve controllable three elevator use of LED and dot matrix, said the elevator up and down the floor display
<张正宽> 在 2025-06-22 上传 | 大小：308kb | 下载：0

[VHDL编程] Counter10

说明：在quartus 9.1软件上用verilog语言编写的10进制计数器程序-The Verilog language quartus 9.1 software 10 binary counter program
<黄灼泉> 在 2025-06-22 上传 | 大小：308kb | 下载：0

[VHDL编程] fsm

说明：verilog四状态状态机 带异步清零端和测试向量 mealy型状态机 很好用哦 -verilog four state machine with asynchronous clear end and test vectors mealy-type state machine oh well
<普通场> 在 2025-06-22 上传 | 大小：308kb | 下载：0

[VHDL编程] 12

说明：用Verilog语言编写的数字时钟程序-Using Verilog language digital clock procedures!!!!!!!!!!!!!!!!!!!!!!!
<望奎> 在 2025-06-22 上传 | 大小：308kb | 下载：0

[VHDL编程] pci_Verilog

说明：pci_Verilog_配置寄存器读写，实现pci通讯-pci Verilog_ configuration register read and write, realize pci communication
<hhhhh> 在 2025-06-22 上传 | 大小：308kb | 下载：0

[VHDL编程] ClockQUARTUSVHDL

说明：12/24小时数字时钟VHDL设计 包括顶层文件的设计和VHDL源程序-12/24 hour digital clock design, including the top-level VHDL design and VHDL source code file
<> 在 2025-06-22 上传 | 大小：308kb | 下载：0

[VHDL编程] epm240_example

说明：VHDL代码，共10个程序，分别是1分频器2状态机3计数器4拨码开关对应数码管显示5键盘及显示6键盘显示7交通灯8汉字滚动9ADC0804直流采样和显示10正弦波发生器(A total of 10 procedures, namely, 1 frequency dividers, 2 state machines, 3 counters, 4 dial switches, corresponding to digital tube display 5 keyboard and display 6
<girl_lily> 在 2025-06-22 上传 | 大小：308kb | 下载：0