资源列表

« 1 2 ... .67 .68 .69 .70 .71 2572.73 .74 .75 .76 .77 ... 4310 »

[VHDL编程S29gl128p_VHDL

说明:The Spansion S29GL01G/512/256/128P VHDL-The Spansion S29GL01G/512/256/128P VHDL
<deepwake> 在 2025-06-22 上传 | 大小:309kb | 下载:1

[VHDL编程HDB3

说明:HDB3 encoder and decoder-HDB3 decoer
<jkl> 在 2025-06-22 上传 | 大小:309kb | 下载:0

[VHDL编程miaobiao

说明:VHDL语言实现的秒表设计,具有分秒,计数清零等功能-VHDL language implementation of the stopwatch design, with the minutes and seconds, counting functions such as Clear
<tangchengjiang> 在 2025-06-22 上传 | 大小:309kb | 下载:0

[VHDL编程74hc74

说明:带使能和清零端的D触发器,Verilog实现,有实验说明文档。-With a clear end to enable and D flip-flop, Verilog implementation, there is experimental documentation.
<mypudn0001> 在 2025-06-22 上传 | 大小:309kb | 下载:0

[VHDL编程DFF

说明: actel fpga D触发器 verilog描述-pdf actel fpga d
<zhongpeng> 在 2025-06-22 上传 | 大小:309kb | 下载:0

[VHDL编程VHDLTUTORIAL

说明:汇编语言VHDL 设计汇编语言VHDL 设计-Assembly language assembly language VHDL VHDL VHDL design design assembly language assembly language VHDL design
<胡刚> 在 2025-06-22 上传 | 大小:309kb | 下载:0

[VHDL编程signal

说明:verilog写得一个信号源,很爽的,输出667hz信号超级准-verilog write a signal source, so cool, and the output signal is super-quasi-667hz
<lanmse> 在 2025-06-22 上传 | 大小:309kb | 下载:0

[VHDL编程S2_LED

说明:cyclone II EP2C8 对led灯的基本操作-cyclone II EP2C8 the basic operation of the led lights
<studystep0> 在 2025-06-22 上传 | 大小:309kb | 下载:0

[VHDL编程ddr

说明:利用硬件verilog语言实现DDR2功能,对信息快速存储-VERILOG DDR2
<> 在 2025-06-22 上传 | 大小:309kb | 下载:0

[VHDL编程dzxs02

说明:16*16点阵汉字滚屏显示的VHDL源程序。汉字字数可以根据需要自行添加。-16* 16 dot matrix character scrolling display VHDL source. Chinese characters add their own words as needed.
<下世> 在 2025-06-22 上传 | 大小:309kb | 下载:0

[VHDL编程FPGAVHDLeclock

说明:数字钟设计报告 包括源码 仿真 设计原理等 vhdl编写 -vhdl fpga eclock
<张海> 在 2025-06-22 上传 | 大小:309kb | 下载:0

[VHDL编程fpga11

说明:Quartus II中输出管脚驱动电流的软件设置方法-The Quartus II software output pins to drive the current method of setting
<vanessa> 在 2025-06-22 上传 | 大小:309kb | 下载:0
« 1 2 ... .67 .68 .69 .70 .71 2572.73 .74 .75 .76 .77 ... 4310 »

源码中国 www.ymcn.org