资源列表

« 1 2 ... .12 .13 .14 .15 .16 2617.18 .19 .20 .21 .22 ... 4310 »

[VHDL编程second&clk

说明:开发系统上采用的时钟信号的频率是20MHz,可分别设计计数器对其计数,包括计秒、分、小时、日、周、月以及年等。在每一级上显示输出,这样就构成了一个电子日历和时钟的模型。为了可以随意调整计数值,还应包含设定计数初值的电路-Development system using the clock signal frequency is 20MHz, the design can be counter to its count, including seconds, minutes, hours, day
<> 在 2025-06-21 上传 | 大小:329kb | 下载:0

[VHDL编程vhdl-expert

说明:VHDL高级,在VHDL入门和深入的基础上,介绍VHDL的一些编程技巧,及性能优化措施。-Senior VHDL in VHDL entry and in-depth on the basis of the introduction of a number of VHDL programming skills, and performance optimization measures.
<李芸> 在 2025-06-21 上传 | 大小:329kb | 下载:0

[VHDL编程vhdl-expert

说明:深入学习硬件开发语言的书籍,通俗易懂,英文原版,权威准确。-Hardware-depth study of the development of language books, user-friendly, the English original, authoritative and accurate.
<harry wu> 在 2025-06-21 上传 | 大小:329kb | 下载:0

[VHDL编程3

说明:FIR数字滤波器的优化与验证 -FIR digital filter optimization and verification FIR digital filter optimization and verification
<南才北往> 在 2025-06-21 上传 | 大小:329kb | 下载:0

[VHDL编程niosII

说明:NiosII 之软件调试技巧,資料不錯請參考-NiosII of software debugging skills, good information please refer to
<陳彥丞> 在 2025-06-21 上传 | 大小:329kb | 下载:0

[VHDL编程reed_solomon_decoder.tar

说明:lastest reed_solomon_decoder core from opencores.org
<asdtgg> 在 2025-06-21 上传 | 大小:328kb | 下载:0

[VHDL编程verilog-state-machine

说明:使用VerilogHDL语言的小教程。 用三段式方法编写状态机。 有清晰详细的注释。-A small tutorial teaching how to write the state machine using three-step method in VerilogHDL language. There are clear and detailed notes in the tutorial.
<juzi> 在 2025-06-21 上传 | 大小:328kb | 下载:0

[VHDL编程CLOCK

说明:利用CPLD实现的数字钟,已经验证通过。-the clock with cpld
<king> 在 2025-06-21 上传 | 大小:328kb | 下载:0

[VHDL编程REQUEST

说明:Request - Para Sensores
<Fabiano Alves> 在 2025-06-21 上传 | 大小:328kb | 下载:0

[VHDL编程yi

说明:a)以约 100KSPS 的采样率,连续对直流电压进行 AD 转换,将串行结果转换成并行, 显示在数码管上,测量三个以上电压点,分析 ADC 精度。 b)输入信号为 100Hz、幅度约 4.5V 的正极性正弦信号,用 SignalTap II 逻辑分析 仪分析转换结果。 c)实现单次 AD 转换:每按一次键,自动产生CS和一组时钟完成一次转换,将转换结 果显示在数码管上。 -a) sampling rate of about 100KSPS continuous DC
<项馨仪> 在 2025-06-21 上传 | 大小:328kb | 下载:0

[VHDL编程color_converter_latest.tar

说明:彩色空间转换的VHDL源代码,可以实现CIE XYZ<->RGB, different RGB<->RGB和RGB<->YCbCr之间的相互转换,使用3x3矩阵模板(a color transform tasks such as CIE XYZ<->RGB, different RGB<->RGB and RGB<->YCbCr operations. The main part of color conversions f
<athbest > 在 2025-06-21 上传 | 大小:328kb | 下载:0

[VHDL编程LCD

说明:通过运用FPGA的液晶显示模块显示一段数字或者字符。(Display a number of numbers or characters by using the LCD module of FPGA.)
<nicolashw > 在 2025-06-21 上传 | 大小:328kb | 下载:0
« 1 2 ... .12 .13 .14 .15 .16 2617.18 .19 .20 .21 .22 ... 4310 »

源码中国 www.ymcn.org