资源列表

« 1 2 ... .60 .61 .62 .63 .64 2665.66 .67 .68 .69 .70 ... 4310 »

[VHDL编程fpga

说明:
<王立新> 在 2025-06-19 上传 | 大小:350kb | 下载:0

[VHDL编程johnson

说明:JOHNSON计数器,8bit,在FPGA板子上简单的实现,给大家作为练习-JOHNSON counter
<陈海> 在 2025-06-19 上传 | 大小:350kb | 下载:0

[VHDL编程FIR_Filter_Base_on_FPGA

说明:详尽的讲述了FIR滤波器在FPGA上的实现思路-Detailed story of the FIR filter in FPGA realization of ideas
<yeping> 在 2025-06-19 上传 | 大小:350kb | 下载:0

[VHDL编程serial_usb

说明:fpga实现usb口测试 fpga/altera-usb port test fpga/altera
<小胡桃> 在 2025-06-19 上传 | 大小:350kb | 下载:0

[VHDL编程PCMsignal

说明:VHDL编程的PCM码流时隙信号模块,完整地quartus工程文件,可直接运行。-PCM by VHDL
<Alvin> 在 2025-06-19 上传 | 大小:350kb | 下载:0

[VHDL编程dot

说明:LED点阵显示实验。已在quartus下测试成功。-LED dot matrix display experiments. Been in quartus under test success.
<chirs> 在 2025-06-19 上传 | 大小:349kb | 下载:0

[VHDL编程EX4

说明:基于FPGA的16位乘法器,入门的可以好好看看。-FPGA-based 16-bit multiplier, getting started can be a good look.
<cz> 在 2025-06-19 上传 | 大小:349kb | 下载:0

[VHDL编程qiangdaqi

说明:四人抢答器, 有4组抢答,系统开始后进入抢答状态,抢答开始后20秒倒计时,20秒倒计时后无人抢答显示超时,发出报警信号;当有一路抢答按键按下,该路抢答信号将其余各路抢答信号封锁,同时铃声响起,显示该路抢答台号;一轮结束后按复位键将所有状态复位。-Four Responder, Responder has four groups, the system begins to enter the answer in the state, began to answer in 20 seconds af
<haby> 在 2025-06-19 上传 | 大小:349kb | 下载:0

[VHDL编程QuartusII_SPI

说明:這個是SPI Model Verilog Code 已經透過Quartus II 完成 Compiler 沒有問題 -This is the SPI Model Verilog Code has been completed through the Quartus II Compiler no problem
<HungChieh> 在 2025-06-19 上传 | 大小:349kb | 下载:0

[VHDL编程water-LED

说明:用VERILOG语言实现的LED流水灯实验,通过移位方法实现,代码简单实用。-VERILOG language with an LED light water experiment, achieved by shifting method, the code is simple and practical.
<zyb> 在 2025-06-19 上传 | 大小:349kb | 下载:0

[VHDL编程NCO

说明:卫星导航接收机 数控振荡器NCO模块 verilog程序完整版-verilog program about satellite navigation
<liulaiwang> 在 2025-06-19 上传 | 大小:349kb | 下载:0

[VHDL编程buzzer_sos

说明:蜂鸣器源代码buzzer code verilog-buzzer code verilog
<YesterDAY> 在 2025-06-19 上传 | 大小:349kb | 下载:0
« 1 2 ... .60 .61 .62 .63 .64 2665.66 .67 .68 .69 .70 ... 4310 »

源码中国 www.ymcn.org