[VHDL编程] mc8051_design

说明：8051MCU在FPGA上实现的源代码，用VHDL语言编写-8051MCU in the FPGA to achieve the source code, using VHDL language
<沈志> 在 2025-07-28 上传 | 大小：398kb | 下载：0

[VHDL编程] Shift

说明：the this file a module shift a bit of 32 bits. it contains shift left and shift right. thank for visiting
<tuan> 在 2025-07-28 上传 | 大小：397kb | 下载：0

[VHDL编程] FPGA-clock-for-chess

说明：数字电路课程设计 FPAG的棋类时钟设计 -FPGA clock for chess
<张洁文> 在 2025-07-28 上传 | 大小：397kb | 下载：0

[VHDL编程] uartverilog

说明：基于fpga的verilog写的uart串口通信实验-Based fpga the verilog write uart serial communication experiment
<yeguowu> 在 2025-07-28 上传 | 大小：397kb | 下载：0

[VHDL编程] pingpang

说明：用Verilog HDL实现乒乓球游戏，用PS2键盘输入，电脑显示器输出。-Table tennis game with Verilog HDL, PS2 keyboard input, the computer monitor output.
<Frank Chen> 在 2025-07-28 上传 | 大小：397kb | 下载：0

[VHDL编程] mb-tutorial

说明：core generator vhdl book
<joshua dorafshan> 在 2025-07-28 上传 | 大小：397kb | 下载：0

[VHDL编程] 基于FPGA的LCD1602液晶显示实验

说明：基于FPGA的LCD1602液晶显示实验，可以通过实验箱用相应的XiLinex平台实现对液晶1602的显示，包括汉字和英文
<libo_jay2009@163.com> 在 2013-05-04 上传 | 大小：397kb | 下载：0

[VHDL编程] shuziqiangdaqi

说明：采用fpga的时钟分频制作的简易数字抢答器，可以实现5人左右的抢答效果-Using fpga clock divider made simple digital answering device, you can achieve five or so Responder effect
<阿凡提> 在 2025-07-28 上传 | 大小：397kb | 下载：0

[VHDL编程] 24seconds

说明：24秒倒计时的vhdl程序，采用Max plus -24 seconds countdown vhdl procedures, using Max plus II
<wjk> 在 2025-07-28 上传 | 大小：397kb | 下载：0

[VHDL编程] ISE_lab1

说明：基于Xilinx公司Spartan 3E fpga,实现入门工程的建立，波形仿真，及下载VHDL程序，以及简单门级电路的设计-Based on the Xilinx Spartan 3E fpga, to achieve the establishment introductory engineering, simulation waveforms, and download VHDL procedures, and simple gate-level circuit design
<张雷> 在 2025-07-28 上传 | 大小：397kb | 下载：0

[VHDL编程] a

说明：VHDL编写的一个简单的8位全加器，提供分享-VHDL prepared a simple 8-bit full adder, providing shared
<基哥> 在 2025-07-28 上传 | 大小：397kb | 下载：0

[VHDL编程] spi

说明：用VHDL语言编的SPI接口程序-Using VHDL language is part of SPI interface program. . . . . . . . . . . . . . . . .
<sushuai> 在 2025-07-28 上传 | 大小：397kb | 下载：0