[VHDL编程] watch

说明：一个用VHDL编程基于CPLD的EDA实验板开发可以实现顺计时和倒计时的秒表。要求计时的范围为00.0S~99.9S，用三位数码管显示。 （1） 倒计时：通过小键盘可以实现设定计时时间（以秒为单位，最大计时时间为99.9秒）。通过键盘实现计时开始、计时结束。当所设定的倒计时间到达00.0S后，自动停止倒计时，同时响铃。 （2） 顺计时：初始值为00.0S，通过键盘实现开始计时和结束计时功能。计时结束后，显示记录的时间。 （3） 用三个发光二极管正确显示以下状态：倒计时状态、顺计时状态
<YUJIAN.XU> 在 2025-06-09 上传 | 大小：403kb | 下载：0

[VHDL编程] shopping

说明：利用vhdl编写的商店的模型程序，调试通过，可以正常模拟，欢迎大家使用-Prepared by the use of VHDL procedures store model, debugging is passed, can the normal simulation, welcome to use
<0508140110> 在 2025-06-09 上传 | 大小：403kb | 下载：0

[VHDL编程] matrix-converter

说明：Implementaion of Current Commutation Strategies of Matrix Converters in FPGA and Simulations Using Max+Plus-Implementaion of Current Commutation Strategies of Matrix Converters in FPGA and Simulations Using Max+PlusII
<belghith> 在 2025-06-09 上传 | 大小：402kb | 下载：0

[VHDL编程] science-1

说明：FPGA versus ASIC Comparison
<b t krishna> 在 2025-06-09 上传 | 大小：402kb | 下载：0

[VHDL编程] SPI_FPGA_WITH_MCU

说明：MCU与FPGA之间实现SPI通信，包括底层的设置，按键的控制等。-SPI communication between the MCU and FPGA, including the underlying set button control.
<张丽晖> 在 2025-06-09 上传 | 大小：402kb | 下载：0

[VHDL编程] P1

说明：I don t speak english. Sorry.
<laura123456789> 在 2025-06-09 上传 | 大小：402kb | 下载：0

[VHDL编程] shuzipaidui

说明：3*3按键控制多位数码管，四位数码管上显示数字由大到小，按键控制移位-3* 3 keys to control a number of digital control, four digital tube display digital descending, key control shift
<陈思> 在 2025-06-09 上传 | 大小：402kb | 下载：0

[VHDL编程] bit4_4

说明：用verilog语言编写的串口通信程序， 可以和下位机其他串口通信，控制4位继电器的开关-Using verilog language serial communication program, and slave other serial communications, control four relays switch
<张思文> 在 2025-06-09 上传 | 大小：402kb | 下载：0

[VHDL编程] LED_Test

说明：利用VerilogHDL在quartus ii下编写的简易流水灯实验，采用的是顺序执行的方式！-Use in quartus ii VerilogHDL summary prepared under light water experiment, using sequential way!
<guojunwen> 在 2025-06-09 上传 | 大小：402kb | 下载：0

[VHDL编程] vdhl_smg

说明：完整代码工程，实现74HC595驱动数码管显示，利用VHDL实现；-Complete code project, the realization of 74 hc595 are needed to drive the digital tube display, using VHDL realization
<王郑帼> 在 2025-06-09 上传 | 大小：402kb | 下载：0

[VHDL编程] shuzizhong

说明：基于CPLD的智能数字时钟VHDL设计，能实现时钟、秒表、闹钟、定时等功能-ntelligent digital clock CPLD VHDL-based design enables the clock, stopwatch, alarm clock, timer, and other functions
<Steve> 在 2025-06-09 上传 | 大小：402kb | 下载：0

[VHDL编程] vgachar

说明：FPGA简单应用，VHDL程序，显示屏接口VGA驱动程序，供学习参考。-FPGA and simple application, VHDL program, VGA display interface drivers, and provide the reference for the study.
<浮云之上> 在 2025-06-09 上传 | 大小：402kb | 下载：0