[VHDL编程] Development-of-Web-Based-Educational-Modules-etd.

说明：Design of Optimized Reversible BCD Adder-Subtractor 229
<Christoffer> 在 2025-06-09 上传 | 大小：403kb | 下载：0

[VHDL编程] 02_shumaguan

说明：基于fpga的数码管显示实验,能在数码管上显示不同的数，简单易行-a small program to diy
<yu win> 在 2025-06-09 上传 | 大小：403kb | 下载：0

[VHDL编程] verilog_sw_led

说明：采用verilog编写的FPGA程序，程序的功能是按键按键消抖，quartus II 开发。芯片型号是EP2C35F484C7，时钟50MHz。-FPGA verilog to write the program, the program function is the key button is debounced, quartus II development. The chip model is EP2C35F484C7, clock 50MHz
<muliubing> 在 2025-06-09 上传 | 大小：403kb | 下载：0

[VHDL编程] vgachar

说明：verilog实现的VGA控制器,简易VGA控制器-verilog achieve VGA control
<唐华> 在 2025-06-09 上传 | 大小：403kb | 下载：0

[VHDL编程] THDLPP

说明：THDL++ Tutorial. THDL++ is a HDL
<wobi> 在 2025-06-09 上传 | 大小：403kb | 下载：0

[VHDL编程] Atlys_AC97_EDK_demo

说明：vhld code for audio codec
<gopal> 在 2025-06-09 上传 | 大小：403kb | 下载：0

[VHDL编程] RS232_RECIBE

说明：Receive from Hyperterminal RS232 to Spartan 3E
<MarceloBG> 在 2025-06-09 上传 | 大小：403kb | 下载：0

[VHDL编程] dvd-aca-project-files

说明：It is a files that contain source code for fetch and decode unit in verilog
<bhaumik> 在 2025-06-09 上传 | 大小：403kb | 下载：0

[VHDL编程] VHDL

说明：表决器 奇校验器 3位比较器 4选1 数据选择器-The odd parity voting 3 comparator election of a data selector
<dula> 在 2025-06-09 上传 | 大小：403kb | 下载：0

[VHDL编程] ex5

说明：液晶屏 VGA显示的verilog 源代码-LCD display verilog source code
<wangxl> 在 2025-06-09 上传 | 大小：403kb | 下载：0

[VHDL编程] AD7470con

说明：该代码实现了AD转换芯片AD7470的控制，且已经通过试验验证，请放心使用-The code implements the AD converter chip AD7470 control, and has been verified by experiment, ease of use! ! !
<张旭晟> 在 2025-06-09 上传 | 大小：403kb | 下载：0

[VHDL编程] qdr2_top

说明：xinlinx QDR2 contoller for verilog
<陈少杰> 在 2025-06-09 上传 | 大小：403kb | 下载：0