[VHDL编程] FourBitsCounter

说明：四进制计数器模块，使用VHDL语言编写，在ISE8.1中经过测试的模型-quaternary counter module, the use of VHDL language, in which ISE8.1 tested model
<萧飒> 在 2025-06-07 上传 | 大小：429kb | 下载：0

[VHDL编程] 16bit_cpu

说明：16位的RISC_CPU， 应该对大家有帮助-16 of RISC_CPU, everyone should have to help
<ekin> 在 2025-06-07 上传 | 大小：429kb | 下载：0

[VHDL编程] HDB3

说明：VHDL语言编写的HDB3码的编译码模块-VHDL language code HDB3 codec module
<容蓉> 在 2025-06-07 上传 | 大小：429kb | 下载：0

[VHDL编程] add_tree

说明：本程序为加法树乘法器，计算16位读写地址，应用于LCD CSTN驱动芯片设计的SRAM的读写控制-This procedure for the adder tree multiplier, calculated 16-bit read and write address, used in LCD CSTN driver IC designed to control the SRAM s read and write
<张小峰> 在 2025-06-07 上传 | 大小：429kb | 下载：0

[VHDL编程] clock

说明：verilog 秒表程序（quartus ii8.2 ep2c5）-clock
<polaris> 在 2025-06-07 上传 | 大小：429kb | 下载：0

[VHDL编程] HEX_1F

说明：本实验的功能为：每过一秒，阴极数码管从0循环演变到F-The function of this experiment as follows: with each passing second, cathodic evolution of the digital control loop from 0 to F
<谢维磊> 在 2025-06-07 上传 | 大小：429kb | 下载：0

[VHDL编程] ALU

说明：this is a 4 bit alu design-this is a 4 bit alu design
<waqas> 在 2025-06-07 上传 | 大小：429kb | 下载：0

[VHDL编程] freq

说明：应用VHDL语言设计低频数字频率计，选择测频法方案，主要是控制电路，由其产生闸门、清零和锁存等信号。-VHDL, design low frequency digital frequency meter, select the frequency method to program, mainly the control circuit, produced by the gate and the latch so clear signal.
<付晓> 在 2025-06-07 上传 | 大小：429kb | 下载：0

[VHDL编程] ADPCMCodec

说明：The DVI Adaptive Differential Pulse Code Modulation (ADPCM) algorithm was first described in an IMA recommendation on audio formats and conversion practices [1]. ADPCM is a transformation that encodes 16-bit audio as 4 bits (a 4:1 compression ratio).
<stefanescul> 在 2025-06-07 上传 | 大小：429kb | 下载：0

[VHDL编程] caideng

说明：这个程序是用verilog语言编写的彩灯的小程序，使用状态机来实现，可以实现多种花型，有具体的程序！-This program is written in verilog small lantern, the use of state machine, you can achieve a variety of flowers, there are specific procedures!
<欢欢> 在 2025-06-07 上传 | 大小：429kb | 下载：0

[VHDL编程] keyscan

说明：verilog4*4键盘扫描代码源文件和工程，有消抖，已验证可用。可直接用quartus ii 打开-verilog4* 4 keyboard scan codes source file, there is debounced, verify available.
<师小强> 在 2025-06-07 上传 | 大小：428kb | 下载：0

[VHDL编程] PWM-Smart_CAR_Project

说明：FPGA循迹小车，可自回归，可进行PWM互补调速-FPGA car tracking, self-regression, can be complementary PWM Speed
<QinYUN575> 在 2025-06-07 上传 | 大小：428kb | 下载：0