[VHDL编程] 自动打铃系统

说明：自动打铃系统，在ＭＡＸＰＬＵＳ平台下动行，能实现计时、打铃控制等功能。 -automatic bell system, the Converter Platform animal, able to plan, a Bell controls.
<程成> 在 2025-06-19 上传 | 大小：444kb | 下载：0

[VHDL编程] DDS

说明：DDS原理介绍，里面是有时序图和系统设计！-DDS principle that there is a timing diagram and system design!
<dragon> 在 2025-06-19 上传 | 大小：444kb | 下载：0

[VHDL编程] DDS

说明：《DDS原理简介(中文)》DDS即直接数字频率合成器，原理及系统设计实现- DDS Principle Introduction (Chinese) DDS direct digital frequency synthesizer, the principle and system design to achieve
<范田田> 在 2025-06-19 上传 | 大小：444kb | 下载：0

[VHDL编程] DDSTHEORY

说明：详细介绍了DDS原理，文档容易理解，是硬件开发者不错的选择-Details of the DDS principle, the document easy to understand, is a good choice for hardware developers ....
<刘历辉> 在 2025-06-19 上传 | 大小：444kb | 下载：0

[VHDL编程] data_transmission

说明：并行数据流转换为一种特殊的串行数据流 重点在通信协议的实现上 注意同一时钟驱动几个信号时，若信号需要分别使用跳变沿或电平有效，那么分别用时钟的不同沿进行驱动-Parallel data streams into a special kind of serial communication protocol data stream focuses on the realization of the same clock-driven attention to a few signals,
<luosheng> 在 2025-06-19 上传 | 大小：444kb | 下载：0

[VHDL编程] Design_of-8_Bit_Microcontroller

说明：vhdl code and tutorial for 8 bit microcontroler
<kamran> 在 2025-06-19 上传 | 大小：444kb | 下载：0

[VHDL编程] LEDshanshuodeng

说明：让实验板上的8 个LED 周期性的闪烁。通过这个实验，熟悉并掌握采用计数 与判断的方式来实现分频的Verilog HDL 的编程方法以及Quartus II 软件的使 用方法和开发流程。-The experimental board 8 LED periodically flashes. Through this experiment, the familiar and the master counts and judgment to achieve the Verilog HDL p
<王恒> 在 2025-06-19 上传 | 大小：443kb | 下载：0

[VHDL编程] lcd_verilog

说明：LCD显示模块的编码，可以FPGA的LCD显示屏上显示文字-LCD display module coding FPGA LCD screen to display text
<dujinzhe> 在 2025-06-19 上传 | 大小：443kb | 下载：0

[VHDL编程] 6luqiangda

说明：六路抢答器，保证抢答模块绝对一输出，无后门。-All the buzzer, an absolute guarantee that vies to answer first module output, no back door.
<> 在 2025-06-19 上传 | 大小：443kb | 下载：0

[VHDL编程] Verilog-trafficLights

说明：使用格雷码和one-hot码设计的交通灯程序-Gray code using traffic lights and one-hot code design
<盛迪> 在 2025-06-19 上传 | 大小：443kb | 下载：0

[VHDL编程] clock

说明：数字时钟的实现，数码管显示，实现时分秒的显示(The realization of the digital clock)
<友人a格 > 在 2025-06-19 上传 | 大小：443kb | 下载：0

[VHDL编程] 1

说明：VHDL代码，一些课本的小程序。包含3线-8线译码器，4选1选择器，6层电梯，8线-3线编码器，8线-3线优先编码器，8选1，BCD-7段显示译码器真值表，半加器，摩尔状态机，数字频率计，数字时钟，序列检测器的设计，一般状态机等等。(VHDL code, some textbooks for small programs. Includes 3 -8 decoder, 4 1 selector, 6 elevator, line 8 Line 8 line -3 encoder, -3 prio
<zidting> 在 2025-06-19 上传 | 大小：443kb | 下载：0