资源列表
[VHDL编程] s7enable_send0x55_UART_9600
说明:最简单的UART发送程序,vhdl编写,系统时钟40M,波特率9600,外Load有效(一个高脉冲)即向PC发送一个字节0X-UART to send the simplest procedures, vhdl prepared, the system clock 40M, baud rate 9600, outside the Load effective (a high-pulse) to the PC sends a byte 0X55<wangxue> 在 2025-06-15 上传 | 大小:441kb | 下载:0
[VHDL编程] VHDLPWM
说明:fpga输出pwm的vhdl程序,已经过开发板试验,绝对可用,包括所有文件。-fpga vhdl output pwm' s program has been developed plate test, absolutely free.<zhouhengjun> 在 2025-06-15 上传 | 大小:441kb | 下载:0
[VHDL编程] verilogiic1121
说明:深入浅出玩转FPGA一书中实验中的II2C读写实验-Fun FPGA simple terms, a book to read and write experimental test of the II2C<bob> 在 2025-06-15 上传 | 大小:441kb | 下载:0
[VHDL编程] poc04008307
说明:设计一个并行输出控制器,可以连接系统总线和打印机- The purpose of this project is to design and simulate a parallel output controller (POC) which acts an interface between system bus and the printer.<anny> 在 2025-06-15 上传 | 大小:441kb | 下载:0
[VHDL编程] Mathematical-Modelling-of-Change-of-Temperature-i
说明:Mathematical Modelling of Change of Temperature in Pulsating<Christoffer> 在 2025-06-15 上传 | 大小:441kb | 下载:0
[VHDL编程] 7_ren_biao_jue_qi
说明:用vhdl,设计的一个七人表决器,当赞成人数大于等于四时显示表决通过,同时分别将投票中赞成的人数和反对的人数在数码管上显示出来-VHDL design of a seven-vote in favor of the number of greater than or equal to four o' clock, the vote at the same time, respectively, displayed the number of people vote in favor of<sam> 在 2025-06-15 上传 | 大小:441kb | 下载:0
[VHDL编程] frequency
说明:等精度频率计(FPGA部分),通过单片机发送频率控制字给FPGA,FPGA实现计数,再将计数结果发送给单片机后进行数据处理最后发送到数码管或液晶屏显示待测频率-Precision frequency meter (FPGA part) by the single-chip transmit frequency control word to the FPGA, FPGA, to achieve the count, and then finally sent to the digital dat<逸风> 在 2025-06-15 上传 | 大小:441kb | 下载:0
[VHDL编程] taxi
说明:verilog实现出租车计费功能,起步价、里程数、等待时间计算-Verilog taxi meter function, starting price, mileage, waiting time<passerby9091> 在 2025-06-15 上传 | 大小:441kb | 下载:0