[VHDL编程] VGA_1024×768×85

说明：用verilog hdl实现的VGA显示彩条信号，其中包括VGA时序、竖彩条、横彩条、棋盘格-Using verilog hdl realize the VGA display color signals, including VGA timing, vertical color, Wang Cai, the checkerboard lattice
<华磊> 在 2025-06-15 上传 | 大小：440kb | 下载：0

[VHDL编程] svpwm-programm-important

说明：SVPWM的英文程序，包括前期的详细理论分析，最后配有程序。非常好的参考。-SVPWM English procedures, including details of previous theoretical analysis, the last with a program. Very good reference.
<> 在 2025-06-15 上传 | 大小：439kb | 下载：0

[VHDL编程] Program

说明：该ＶＨＤＬ代码可以烧录进ＧＰＧＡ中完成计步器的计数功能，-The VHDL code can be burned into the pedometer count completed GPGA function
<青争> 在 2025-06-15 上传 | 大小：439kb | 下载：0

[VHDL编程] crc

说明：本代码是CRC循环冗余校验实例，包含顶层原理图文件，十分直观-The CRC is cyclic redundancy check code examples, including the top-level schematic file, very intuitive
<renjiale> 在 2025-06-15 上传 | 大小：439kb | 下载：0

[VHDL编程] FIFO

说明：流水车间2机FIFO实现，WIP的显示，及加工时间的显示-Use this program to show the number of WIP and the process time in flow shop which use the fifo rule to work.
<邢杰> 在 2025-06-15 上传 | 大小：439kb | 下载：0

[VHDL编程] video_systems.tar

说明：H264 decoder on Stratix VI-H264 decoder
<peter> 在 2025-06-15 上传 | 大小：439kb | 下载：0

[VHDL编程] PWMkongzhiLEDxianshi

说明：实现PWM 输出控制LED 显示。通过这个实验，掌握采用Verilog HDL 语言 编程实现PWM 输出控制LED 的显示方法以及PWM 控制的工作原理。-PWM output to control LED display. Through this experiment, master PWM output to control LED display as well as the works of the PWM control using Verilog HDL language p
<王恒> 在 2025-06-15 上传 | 大小：439kb | 下载：0

[VHDL编程] shu_ma_guan_xian_shi

说明：基于FPGA的开发小实验，主要是数码管的静态显示相关资料和源代码，具有一定的参考价值。-FPGA-based development of small experiments, static digital tube display relevant information and source code, has a certain reference value.
<宋晨> 在 2025-06-15 上传 | 大小：439kb | 下载：0

[VHDL编程] Avnet_V5FXT

说明：Avnet_V5FXT_Development_Board_Embedded_Design 是学习FPGA嵌入式入门文档，源自xilinx，权威易懂 -Avnet_V5FXT_Development_Board_Embedded_DesignFPGA embedded learning introductory document xilinx, authoritative and easy to understand
<jiluping> 在 2025-06-15 上传 | 大小：439kb | 下载：0

[VHDL编程] Test

说明：verilog shift register code
<zeer> 在 2025-06-15 上传 | 大小：439kb | 下载：0

[VHDL编程] CRC-generator

说明：提出了一种32位并行和高度流水线的循环冗余码（CRC）发生器。 该设计可以处理5个不同的通道，每个输入速率为2Gbps（总输出吞吐量为5x4Gbps）。 生成的CRC与32位以太网标准兼容。 该电路已经在0.35Micron标准CMOS工艺中使用标准单元实现，其使用Galois Fields的特性，并且被认为是“自由的”IP。-A 32-bit parallel and highly pipelined Cyclic Redundancy Code (CRC) generator is
<asdtgg> 在 2025-06-15 上传 | 大小：439kb | 下载：0

[VHDL编程] Up_Down_Counter v1.0

说明：FPGA Up/Down couner Module
<serg_86 > 在 2025-06-15 上传 | 大小：439kb | 下载：0