[VHDL编程] FSM-_brief_version

说明：非常有用的状态机及其FPGA程序设计。lattice-Very useful state machine and its FPGA programming
<王> 在 2025-06-08 上传 | 大小：659kb | 下载：0

[VHDL编程] HOW-TO-USE-XILINX-ROMS

说明：如何更好设计应用Xilinx FPGA/CPLD的ROM-How to better design application of the Xilinx FPGA/CPLD ROM
<王> 在 2025-06-08 上传 | 大小：207kb | 下载：0

[VHDL编程] calendar

说明：这是用Verilog写的万年历，里面包含的日月年各个模块。各个模块用Verilog写的，最后用原理图把各个模块组装成最终的系统。每个模块经过仿真没有问题，整个工程在板子上经过试验，能够完成万年历的功能。-This is the calendar write with Verilog, contains the sun and the moon years each module. Each module in Verilog written, finally the principle diag
<> 在 2025-06-08 上传 | 大小：11.83mb | 下载：0

[VHDL编程] LCD

说明：EDA课程设计代码，实现了在FPGA的LCD屏幕上显示所要求显示的图片信息，还包括实验报告-Make pictures shown on a LCD screen ，in verilog
<饶慧娟> 在 2025-06-08 上传 | 大小：1.48mb | 下载：0

[VHDL编程] DSP_FPGA

说明：FPGA implementation of digital signal processing (Chinese)
<陈峰> 在 2025-06-08 上传 | 大小：6.74mb | 下载：0

[VHDL编程] pr5

说明：This is a simple proyect about analog - digital convertion. the analog signal is voltage and the digital are led.
<Liv> 在 2025-06-08 上传 | 大小：45kb | 下载：0

[VHDL编程] PULSE_DIR_QEP_INDEX_EP3C_1_SRV_ON

说明：利用fpga EP3C16F484C8N发出脉冲，方向，使能信号，从而控制电机驱动器-EP3C16F484C8N send signals of PULSE_DIR_QEP and SRV_ON to control the driver of motor
<张> 在 2025-06-08 上传 | 大小：6.39mb | 下载：0

[VHDL编程] EMIFA-WRITE-AND-READ-WITH-CS

说明：FPGA EP3C16F484C8N与dsp TM320C6748 EMIFA之间的通信程序-the code of communication between FPGA EP3C16F484C8N and dsp TM320C6748 EMIFA
<张> 在 2025-06-08 上传 | 大小：1.97mb | 下载：0

[VHDL编程] DAC7724_EP3C_1

说明：FPGA EP3C16F484C8N与DAC7724EP3C之间的通信程序-the code of communication between EP3C16F484C8N and DAC7724EP3C
<张> 在 2025-06-08 上传 | 大小：1.7mb | 下载：0

[VHDL编程] fsk3_2_2

说明：用Simulink搭建的2fsk调制解调系统-Simulink structures 2fsk with modulation and demodulation of the communication system
<杨威> 在 2025-06-08 上传 | 大小：18kb | 下载：0

[VHDL编程] SERIAL-COMMUNICATION

说明：RS232 串口通信 2：Rx 3:TX-RS232 serial communication
<whb> 在 2025-06-08 上传 | 大小：555kb | 下载：0

[VHDL编程] High-precision-stopwatch--clock

说明：555产生正当电路，译码器，进制转换 ，计时范围0S~9MIN59S-555 to produce a proper circuit, decoder, binary conversion, timing range 0S 9MIN59S
<王波> 在 2025-06-08 上传 | 大小：129kb | 下载：0