[VHDL编程] verilog___UART

说明：Verilog 编写的串口通信模块 带测试代码-Verilog prepared by the serial communication module with a test code
<wuming> 在 2025-06-07 上传 | 大小：9kb | 下载：0

[VHDL编程] niosSDCARD

说明：This folder contains data for incremental compilation. The compiled_partitions sub-folder contains previous compilation results for each partition. contains previous compilation results for each partition.-As long as this folder is preserved,
<yyl> 在 2025-06-07 上传 | 大小：14.03mb | 下载：0

[VHDL编程] c4gx_PCIe_gen1_x1

说明：基于altera公司的cyclone4的pci-e源代码，非常好用，已经量产。-The altera Company a cyclone4 the pci-e source code, very easy to use, already in mass production.
<yang jinlin> 在 2025-06-07 上传 | 大小：4.29mb | 下载：0

[VHDL编程] verilog_18bit_Div

说明：verilog编写的18位输入高精度的除法器，带说明文件和测试代码。-18 input precision divider verilog prepared with documentation and test code.
<wuming> 在 2025-06-07 上传 | 大小：5kb | 下载：0

[VHDL编程] maxv_5m570z_SCH_PCB_PA

说明：Altera公司的Max 5 GX系列的原理图和pcb文件，注意，是capture及pdf格式的原理图和allegro格式的PCB文件，稍微修改修改就可以用在您的设计中，让fpga的硬件设计变得简单和高效。-Altera Max 5 the GX series of schematic and pcb files, note that the capture and pdf format of the schematic and PCB files of the allegro format,
<yang jinlin> 在 2025-06-07 上传 | 大小：7.9mb | 下载：0

[VHDL编程] stratixIVGX_4sgx230_si_b

说明：Altera公司的stratixIV 系列的原理图和pcb文件，注意，是capture及pdf格式的原理图和allegro格式的PCB文件，稍微修改修改就可以用在您的设计中，让fpga的硬件设计变得简单和高效。-Altera Corporation stratixIV series of schematic and pcb files, note that the capture and pdf format of the schematic and PCB files of the alleg
<yang jinlin> 在 2025-06-07 上传 | 大小：6.63mb | 下载：0

[VHDL编程] stratixVGX_5sgxea7_si

说明：Altera公司的stratixV GX_5sgxea7 系列的原理图和pcb文件，注意，是capture及pdf格式的原理图和allegro格式的PCB文件，稍微修改修改就可以用在您的设计中，让fpga的硬件设计变得简单和高效。-Altera Corporation stratixV GX_5sgxea7 series of schematic and pcb files, note that the capture and pdf format schematic and allegro P
<yang jinlin> 在 2025-06-07 上传 | 大小：8.97mb | 下载：0

[VHDL编程] HSMC_breakout_header

说明：Altera公司的HSMC_breakout 系列的原理图和pcb文件，注意，是capture及pdf格式的原理图和allegro格式的PCB文件，稍微修改修改就可以用在您的设计中，让fpga的硬件设计变得简单和高效。-Altera Corporation HSMC_breakout series schematic and pcb files, note that the capture and pdf format schematic and allegro PCB format file
<yang jinlin> 在 2025-06-07 上传 | 大小：3.63mb | 下载：0

[VHDL编程] keyboard

说明：很实用的 按键去抖程序 Verilog语言编写-Very practical debounces program to Verilog language
<王> 在 2025-06-07 上传 | 大小：2kb | 下载：0

[VHDL编程] FPGA--clk

说明：FPGA中时序控制，时钟常见问题的解决，非常有用-Timing control, the FPGA clock problem resolution
<王> 在 2025-06-07 上传 | 大小：392kb | 下载：0

[VHDL编程] HuaWei-FPGA

说明：非常有用的华为公司FPGA设计指导问题，常用解决方案。-Very useful Huawei FPGA design guidance problem.
<王> 在 2025-06-07 上传 | 大小：1.95mb | 下载：0

[VHDL编程] NetFPGA-from-Beiligong

说明：北京理工大学的netFPGA设计资料，以及硬件基本设计-Beijing Institute of Technology netFPGA design information, as well as basic hardware design
<王> 在 2025-06-07 上传 | 大小：634kb | 下载：0