[VHDL编程] BFSK

说明：基于FPGA的二进制移频键控加密系统设计，实现二进制移频键控功能。-To achieve binary frequency shift keying
<胡亚飞> 在 2026-01-01 上传 | 大小：516kb | 下载：0

[VHDL编程] Sensor-experiments

说明：传感器实验，用I2C总线，将从温度传感器采集到的温度用虚拟窗口显示出来-Temperature sensor experiment, using the I2C bus, from the temperature sensor acquisition to virtual window is displayed
<junweijian> 在 2026-01-01 上传 | 大小：49kb | 下载：0

[VHDL编程] tx_ifft

说明：针对通信当中ifft模块进行分析，可在多种系统中实现-Ifft module for communication among the analyzes can be found in a variety of systems
<Joseph> 在 2026-01-01 上传 | 大小：14kb | 下载：0

[VHDL编程] 8929736539335

说明：貪食蛇程式寫作，主要說明貪食蛇吃蘋果及上下左右移動-Snake program writing
<ricky chou> 在 2026-01-01 上传 | 大小：7kb | 下载：0

[VHDL编程] zhentongbu_VerilogHDL

说明：帧同步的VHDL程序源代码，巴克码同步实现。-fr a me synchronization of the VHDL source code, Barker code synchronization
<陈晗卿> 在 2026-01-01 上传 | 大小：155kb | 下载：0

[VHDL编程] Dchufaqi

说明：D触发器，移位寄存器，二进制转化器的verilog语言程序-D flip-flops, shift registers, binary converter verilog language program
<陈晗卿> 在 2026-01-01 上传 | 大小：50kb | 下载：0

[VHDL编程] luojidianlu

说明：一些复杂逻辑电路的设计，状态机的verilog的程序语言-The design of complex logic circuits, the state machine of the verilog programming language
<陈晗卿> 在 2026-01-01 上传 | 大小：50kb | 下载：0

[VHDL编程] luojimokuai

说明：一些逻辑门，如与非，异或门的verilog的程序语言设计-The number of logic gates, such as non-exclusive OR gate verilog programming language design
<陈晗卿> 在 2026-01-01 上传 | 大小：40kb | 下载：0

[VHDL编程] vhdl

说明：数目很多的VHDL程序集合，简单，复杂的模块都有。-Number of VHDL program a collection of simple and complex module has.
<陈晗卿> 在 2026-01-01 上传 | 大小：169kb | 下载：0

[VHDL编程] Four-intelligent-responder-

说明：四路智能抢答器的VHDL实现，具有开始和复位功能，同时具有答题倒计时功能-Four intelligent responder VHDL implementation, with start and reset function, simultaneously has the answer countdown function
<杨琦> 在 2026-01-01 上传 | 大小：3kb | 下载：0

[VHDL编程] verilogcalculator

说明：简易的计算器，可实现加减乘除运算，采用verilog编写-Simple calculator, addition, subtraction operation can be realized using verilog prepared
<zhou> 在 2026-01-01 上传 | 大小：37kb | 下载：0

[VHDL编程] calculator

说明：简易的计算器，可实现加减乘除运算，采用verilog编写-Simple calculator realized by verilog,which could operate addition and subtraction process
<zhou> 在 2026-01-01 上传 | 大小：1.2mb | 下载：0