[VHDL编程] TCD1001P-driver-Verilog

说明：东芝线阵CCD-TCD1001P驱动程序源代码，verilog编写-Toshiba linear CCD-TCD1001P driver source code, Verilog write
<songfentao> 在 2026-01-01 上传 | 大小：1kb | 下载：0

[VHDL编程] bysj

说明：基于FPGA 的数控移相正弦信号发生器。-FPGA-based CNC phase-shifted sinusoidal signal generator.
<张修洋> 在 2026-01-01 上传 | 大小：2kb | 下载：0

[VHDL编程] Infrared-emission-receiving

说明：该程序是红外接收程序，是由汇编语言编写，可在单片机的最小系统上运行。-The program is an infrared receiver program is written in assembly language can be run in the smallest single-chip system.
<陈衡> 在 2026-01-01 上传 | 大小：2kb | 下载：0

[VHDL编程] 7279-keyboard-display

说明：该程序是7279键盘显示程序，该程序是由汇编语言编写，可在单片机最小系统上运行-The program is the 7279 keyboard display program, the program is written in assembly language, and can be run in the smallest single-chip system
<陈衡> 在 2026-01-01 上传 | 大小：1kb | 下载：0

[VHDL编程] 8155-timer

说明：该程序是 8155定时程序，该程序是由汇编语言编写，可在单片机最小系统上运行。-The program is the 8155 regular program, the program is written in assembly language can be run on the smallest single-chip system.
<陈衡> 在 2026-01-01 上传 | 大小：1kb | 下载：0

[VHDL编程] Digital-frequency-meter

说明：采用VHDL设计的数字频率计系统，测量频率范围在1HZ---10Khz，带有超量程报警和数码管分时扫描电路-VHDL design, digital frequency meter, measuring the frequency range of in 1HZ--- 10Khz, with over-range alarm and digital control of time-sharing scanning circuit
<wjc> 在 2026-01-01 上传 | 大小：663kb | 下载：0

[VHDL编程] TrafficLight

说明：交通灯系统，基于VHDL语言描述，文件内有系统设计要求和完整代码-Traffic light system, based on VHDL descr iption of the system design requirements and a complete code within the file
<wjc> 在 2026-01-01 上传 | 大小：628kb | 下载：0

[VHDL编程] VHDL

说明：硬件描述语言，关于十进制计数器的，有四位和八位的-Hardware descr iption language, the decimal counter, four and eight
<洪加男> 在 2026-01-01 上传 | 大小：1kb | 下载：0

[VHDL编程] pingponggames

说明：乒乓球游戏机的设计，采用VHDL语言编写，有完整的设计要求，以及系统的实现完整代码-Table tennis game design using VHDL language, complete the design requirements, as well as the realization of the complete code
<wjc> 在 2026-01-01 上传 | 大小：1018kb | 下载：0

[VHDL编程] 6

说明：vhdl 语言实现的交通信号灯，红灯18秒，黄灯2秒，四个方向循环变换。-vhdl language implementation of the traffic lights, red light 18 seconds, yellow for 2 seconds, cyclic transformation of the four directions.
<maidi> 在 2026-01-01 上传 | 大小：313kb | 下载：0

[VHDL编程] clock

说明：vhdl语言实现的时钟功能的quartus工程。在FPGA上运行可以得到时钟效果，并有调节功能。-vhdl language to achieve clock quartus project. Can get the clock running on the FPGA results, and regulatory function.
<maidi> 在 2026-01-01 上传 | 大小：1.17mb | 下载：0

[VHDL编程] verilog-code

说明：都是verilog代码：多路选择器代码，储存器代码，时钟分频器代码，串并转换电路代码，香农扩展运算代码，ram代码。-MUX code and REGISTER code clock divider code string conversion circuit code, Shannon extended op code, the ram code.
<ponyma> 在 2026-01-01 上传 | 大小：2.33mb | 下载：0