[VHDL编程] hdlsrc

说明：ofdm transceiver code
<pari> 在 2026-01-01 上传 | 大小：15kb | 下载：0

[VHDL编程] FPGA0

说明：SRAM读写时序，先读入一串数据，然后再实现输出-SRAM write and read
<huangjuan> 在 2026-01-01 上传 | 大小：41kb | 下载：0

[VHDL编程] LCD12864english

说明：VHDL控制液晶显示模块，显示英文字符，用LCD12864显示英文-VHDL control the LCD module, display the English characters display English LCD12864
<温杰> 在 2026-01-01 上传 | 大小：47kb | 下载：0

[VHDL编程] Chapter3

说明：about or code in VHDL
<khoa> 在 2026-01-01 上传 | 大小：9kb | 下载：0

[VHDL编程] experiment

说明：西门子的流水灯 实测ok 重在方法 移位指令实现的-Siemens water lights measured ok focuses on the shift instruction
<*> 在 2026-01-01 上传 | 大小：305kb | 下载：0

[VHDL编程] alu

说明：module alu (ina,inb,ALU_BUS,S,cout,y,clk) input[7:0] ina input[7:0] inb input ALU_BUS,clk input[2:0] S output cout output[7:0] y reg cout reg[7:0] y always @(posedge clk) begin if(ALU_BUS) begin case(S)
<suhuhu> 在 2026-01-01 上传 | 大小：468kb | 下载：0

[VHDL编程] wei_xulie

说明：为序列发生器，数字系统传输性能分析设计，做眼图测试用-Sequence generator, digital transmission performance of system analysis and design, make eye test
<sunyanjuan> 在 2026-01-01 上传 | 大小：589kb | 下载：0

[VHDL编程] singen

说明：利用vhdl在quartusii中编写的正弦信号发生器，并在quartusii中进行了仿真-Using the VHDL in a QuartusII in the preparation of the sinusoidal signal generator, and makes simulation in QuartusII
<sunyanjuan> 在 2026-01-01 上传 | 大小：539kb | 下载：0

[VHDL编程] dds_wave

说明：基于数字频率合成技术DDS，在quartusii编写相关代码，实现正弦信号输出，同时可以实现调幅、调频和数码管闲事-Based on the digital frequency synthesis technology of DDS, written in QuartusII code, achieve sinusoidal signal output, and can achieve amplitude modulation, frequency modulation and digital
<sunyanjuan> 在 2026-01-01 上传 | 大小：9.46mb | 下载：0

[VHDL编程] RISC_CPU

说明：VHDL语言设计的RISC_CPU，分为八个基本部件分模块构建，分别为时钟发生器，指令寄存器，累加器，算术逻辑运算单元，数据控制器，状态控制器，程序计数器以及地址多路器-The VHDL language RISC_CPU, is divided into eight basic components of modular construction, respectively, the clock generator, the instruction register, accumulator,
<林琳> 在 2026-01-01 上传 | 大小：6kb | 下载：0

[VHDL编程] 901_1

说明：里面包含曼彻斯特编解码的大概描述及用Verilog编写的代码。-Which contains the Manchester encoding and decoding is probably described and written in Verilog code.
<jim> 在 2026-01-01 上传 | 大小：1.7mb | 下载：0

[VHDL编程] USART

说明：RS232串口通信的VERILOG代码，包含了测试文件，及参数文件，用户只需要修改参数文件里的参数即可满足不同的应用需求；由于串口逻辑比较简单，程序中没有注释；-RS232 serial communication VERILOG code contains the test files and parameter files, users only need to modify the parameters in the parameter file to meet different app
<chendongkui> 在 2026-01-01 上传 | 大小：4kb | 下载：0