资源列表
[VHDL编程] MyClockTest
说明：这是我电子线路测试的作业，在FPGA板上实现数字钟，（Max2环境）采用VHDL语言编写，非常适合初学者。具备24小时计时，校时，低高音整点报时，定时和多重功能选择的功能。-This is my test of electronic circuits operating at the FPGA board digital clock (Max2 Environment) using VHDL language, very suitable for beginners. 24-hour time,<blacksun> 在 2025-06-18 上传 | 大小：495kb | 下载：0
[VHDL编程] SOC_CCD
说明：基于SOC 的线阵CCD 图像采集单元设计，关于ccd的资源-SOC based on the linear array CCD image acquisition unit design resources on the ccd<aiyinsizhi> 在 2025-06-18 上传 | 大小：495kb | 下载：0
[VHDL编程] shuzipinl1
说明：基于CPLD的数字频率计，可以根据要求设定不同的精度-CPLD-based digital frequency meter, you can set different in accordance with the requirements of precision<Einstein> 在 2025-06-18 上传 | 大小：495kb | 下载：0
[VHDL编程] my_uart1_VERILOG_using-PLL
说明：Verilog uart example, RS232的Verilog例子。PC 发送一个字节（byte）到板子（FPGA），板子回发一个(byte+1).例子简洁，有注释。用到PLL，而且有3：2次数据采用-Verilog uart example，Verilog RS232 example，it s easy to understand, PC send 1 Byte RS232 code to FPGA, FPGA return 1 tht code，but Byte+1， Using P<林端> 在 2025-06-18 上传 | 大小：495kb | 下载：0
[VHDL编程] 55593402DDS_vhdl
说明：DDS分频实现，全部代码的完整过程，包括截图等-DDS divider to achieve the complete process of all the code<李天佑> 在 2025-06-18 上传 | 大小：495kb | 下载：0
[VHDL编程] 27_red_light_display
说明：基于altera的fpga的红外遥控解码，数码管显示数据的模块。-Altera fpga-based company s infrared remote control decoding, digital display module data.<赵振超> 在 2025-06-18 上传 | 大小：495kb | 下载：0
[VHDL编程] xx_float_add
说明：32bit浮点数加法。只实现了两个正数的相加，通过modelsim仿真。开发环境为 Xilinx ISE。-32bit floating point adder. Only realized the sum of two positive numbers through modelsim simulation. Development environment for Xilinx ISE.<王羽> 在 2025-06-18 上传 | 大小：495kb | 下载：0