[VHDL编程] Modelsim_chinese

说明：介绍Modelsim的一个很好的中文教程，初学者可以通过它简单的了解其基本操作等相关知识-Modelsim introduced a very good English course, beginners can learn through its simple operation of the basic knowledge
<nick> 在 2025-06-18 上传 | 大小：498kb | 下载：0

[VHDL编程] all

说明：利用VHDL程式達到上數9999 並且有遮沒+防彈跳功能，是個很好又實際的程式。-Reached on the use of VHDL program and the number of 9999 did not cover+ anti-bounce function is a very good and practical programs.
<黃嘉偉> 在 2025-06-18 上传 | 大小：497kb | 下载：0

[VHDL编程] AD6635

说明：The AD6635 is a multimode, 8-channel, digital Receive Signal Processor (RSP) capable of processing up to four WCDMA channels
<vadik> 在 2025-06-18 上传 | 大小：497kb | 下载：0

[VHDL编程] pci_mini_latest.tar

说明：pci的代码，有利于关于PCI核的使用，帮助更多的人去学习-pci
<yly> 在 2025-06-18 上传 | 大小：497kb | 下载：0

[VHDL编程] miaobiao

说明：秒表 数码管显示 采用verilog语言编写 Quartus II 9.0sp2 编译成功后生成的所有文件已包含-Digital display with stopwatch verilog language Quartus II 9.0sp2 successfully compiled all the files have been generated that contains
<王冠> 在 2025-06-18 上传 | 大小：498kb | 下载：0

[VHDL编程] div_any_nodd

说明：使用verilog硬件语言实现任意奇数分频，使用ise11.1和modelsim仿真测试-Verilog language using any odd hardware divide, and the modelsim simulation testing using ise11.1
<linzi> 在 2025-06-18 上传 | 大小：498kb | 下载：0

[VHDL编程] PS2controller

说明：基于Verilog语言的PS2控制和显示程序，完成Basys开发板上对PS2端口的控制，和数码管显示-Verilog-based Voice of the PS2 control and display program, complete Basys PS2 port on the development board control, and digital display
<zhengjun> 在 2025-06-18 上传 | 大小：497kb | 下载：0

[VHDL编程] UART_FIFO

说明：Verilog 语言描述，基于FIFO设计的UART。Quartus 10中编译通过-Verilog language descr iption, based on the design of the UART FIFO
<老虎> 在 2025-06-18 上传 | 大小：498kb | 下载：0

[VHDL编程] vga_fangkuaiyidong

说明：能实现利用按键控制一个红色方块在屏幕上显示，程序思路清晰明了，易学习。-To achieve the use of a red button control box on the screen, the program thinking clarity, easy to learn.
<徐凯> 在 2025-06-18 上传 | 大小：498kb | 下载：0

[VHDL编程] barrel_shifter

说明：自己写的环形移位寄存器的verilog程序，功能是由输入控制左移的位数，实现循环左移。-Write your own ring shift register verilog procedures, functions are controlled by the input number of digits left to achieve the left circle.
<li> 在 2025-06-18 上传 | 大小：497kb | 下载：0

[VHDL编程] 01

说明：利用语言实现时钟数码管显示，适于初学者学习-The use of language to achieve clock digital display, suitable for beginners to learn
<jiaopenghui> 在 2025-06-18 上传 | 大小：497kb | 下载：0

[VHDL编程] music

说明：音乐播放，可播放音乐，义勇军进行曲，程序简单明了，适合初学verilog的新手使用，欢迎大家下载并给予意见和建议！-play music
<路林生> 在 2025-06-18 上传 | 大小：497kb | 下载：0