[VHDL编程] jian2

说明：1、 掌握VHDL的结构以及实例的编程； 2、 学会使用QuartusⅡ平台的开化； 3、 设计一个2位BCD码加法器。-1, to master the structure and example VHDL programming 2, learn how to use Quartus Ⅱ Kaihua platform 3, the design of a two BCD code adder.
<jian> 在 2025-06-18 上传 | 大小：500kb | 下载：0

[VHDL编程] sequencedetector

说明：verilog code for 3 bit sequence detector
<anup> 在 2025-06-18 上传 | 大小：500kb | 下载：0

[VHDL编程] clk

说明：Quartus II工程压缩文件，是一个典型的基于FPGA的数字钟工程项目，有50MHz分频、计数、译码等模块。-Quartus II project files, is a typical FPGA-based digital clock project, there are sub-50MHz frequency, counting, decoding modules.
<kg21kg> 在 2025-06-18 上传 | 大小：500kb | 下载：0

[VHDL编程] project-report-2011

说明：DIGITAL TEMPERATURE MONITORING DEVICE USING FPGA- BY SOMVANSHI-DIGITAL TEMPERATURE MONITORING DEVICE USING FPGA- BY SOMVANSHI
<akki> 在 2025-06-18 上传 | 大小：499kb | 下载：0

[VHDL编程] jishi

说明：当灯亮时，按下按钮，把灯灭掉，测试反应的时间-when the light on,press the button .Test the time.
<王佳丽> 在 2025-06-18 上传 | 大小：499kb | 下载：0

[VHDL编程] CPLDEM570

说明：采用基于EM570CPLD,实现与计算机之间的串行通信技术。-RS232 AND CPLD
<liu> 在 2025-06-18 上传 | 大小：499kb | 下载：0

[VHDL编程] uart

说明：利用VHDL进行嵌入式设计编程，FPGA与电脑进行串口通信程序-Using VHDL programming embedded design, FPGA and computer serial communication program
<叶子> 在 2025-06-18 上传 | 大小：499kb | 下载：0

[VHDL编程] IIC-VHDL

说明：iic 总线在设计时要看你所使用的器件的传输或接收时序 只要会一个，其他的都一样 以下是我在一本书上看到的，感觉很不错，你看看就会用了 -as long as the will a the iic bus depends on the devices you use in the design of the transmission or reception of timing, other-like following, I saw in a book, I feel very g
<jbb> 在 2025-06-18 上传 | 大小：499kb | 下载：0

[VHDL编程] line_four

说明：利用verilog HDL逐点比较法实现直线和圆弧插补-Use verilog HDL by-point comparison method to achieve linear and circular interpolation
<sinha> 在 2025-06-18 上传 | 大小：499kb | 下载：0

[VHDL编程] multi-alarm

说明：使用EP1C3芯片实现远程LED互通控制，本地报警按钮控制异地LED，按钮具有发起告警与取消告警双重功能，连接芯片采用光耦隔离，可适用于任何EM传输设备-Use EP1C3 chip LED interoperability remote control, local control remote alarm button LED, button and cancel the alarm has launched a dual alarm feature, connect chip opto i
<LiShuo> 在 2025-06-18 上传 | 大小：499kb | 下载：0

[VHDL编程] kaoshi

说明：FPGA -计数器，29减法计数器。使用verilog hdl编写格式，cyclone I 系列EP1C3TC144芯片。-FPGA programming using 29 down counter, using verilog hdl written format, cyclone I series EP1C3TC144 chips.
<覃振飞> 在 2025-06-18 上传 | 大小：499kb | 下载：0

[VHDL编程] có t?ng chi?u dài to?n b? cay v?i

说明：invalid descr iption, it should be english
<Danh > 在 2025-06-18 上传 | 大小：499kb | 下载：0