[VHDL编程] GraduationProject

说明：进行了一个8位CISC处理器的设计与实现，该微处理器含有计算机基本的功能模块，并对存储器进行了层次化设计。指令系统中的指令分为四大类共十六条，其中包括算术逻辑指令、I/O指令、访存、转移指令和停机指令。在处理器的实现过程中,首先给出了数据通路结构,然后采用VerilogHDL进行硬件电路描述,并对每一个模块进行功能仿真以验证设计的正确性。最后对整个处理器执行程序进行指令验证,并得到综合后的网表。-Conducted an 8-bit CISC processor design and imple
<李东升> 在 2025-06-19 上传 | 大小：506kb | 下载：0

[VHDL编程] DDR_CTRL

说明：DDR Verilog 控制器，quartus 10.1工程。适用Altera Cyclone® III starter board-DDR control quatrus 10.1，Altera Cyclone® III starter board
<Enjob> 在 2025-06-19 上传 | 大小：505kb | 下载：0

[VHDL编程] xiyiji

说明：简易洗衣机程序。包括控制、分频、显示模块-Simple and easy washing machine program. Including control, points frequency, display module
<梓轩> 在 2025-06-19 上传 | 大小：505kb | 下载：0

[VHDL编程] FIFO_exp

说明：一个关于如何使用 xilinx FIFO 的经验，非常值得借鉴-a PFF report about how to use FIFO core
<liaolain> 在 2025-06-19 上传 | 大小：505kb | 下载：0

[VHDL编程] qiangdaqi11

说明：用VHDL语言设计一个抢答器系统，能反映抢答者的抢答并作出回应，xilinx平台-design a answer competition system with language VHDL and platform Xilinx
<张文莲> 在 2025-06-19 上传 | 大小：505kb | 下载：0

[VHDL编程] test_access_rot_edit2

说明：This file is VHDL code. sram access code. device name is Atera cyclone2. in quartus8.1 webedition.
<kimjuhyun> 在 2025-06-19 上传 | 大小：505kb | 下载：0

[VHDL编程] lcd_12864

说明：FPGA控制12864液晶显示、驱动，字符，汉字，用Verilog语言写的，经本人调试仿真过，绝对没问题-FPGA control 12864 LCD driver, characters, Chinese characters, written using Verilog language, I debug simulation absolutely no problem
<jinan> 在 2025-06-19 上传 | 大小：505kb | 下载：0

[VHDL编程] verilog-experience-for-beginners

说明：VerilogHDL语言的设计经验，适合初学者入门学习，包含了Verilog编写时需要注意的很多方面，很有参考价值。-VerilogHDL language of design experience, suitable for beginners to learn, including the need to pay attention when writing Verilog many aspects of great reference value.
<> 在 2025-06-19 上传 | 大小：505kb | 下载：0

[VHDL编程] my_sd_vga_test

说明：基于FPGA的SD卡控制器，从SD卡中读取图像信息，并通过VGA显示-SD card controller based on FPGA, Read the SD card information, and through the VGA display
<wenbin> 在 2025-06-19 上传 | 大小：505kb | 下载：0

[VHDL编程] cavlc-decode

说明：兼容ITU-T H.264（05/2003），但它不计算nC和存储TotalCoeff， 你需要在这个核心之外添加一个nc_decoder-Compatible with ITU-T H.264 (05/2003), but it do not calculate nC and store TotalCoeff, you need to add a nC_decoder outside this core
<asdtgg> 在 2025-06-19 上传 | 大小：505kb | 下载：0

[VHDL编程] verilog_经验(适合初学者)

说明：verilog初学者学习经验.适合菜鸟.(Verilog beginner's learning experience. Suitable for rookie.)
<Vincent、> 在 2025-06-19 上传 | 大小：505kb | 下载：0

[VHDL编程] UART

说明：本人用verilog编写的UART协议，经测试可用。(I am prepared to use verilog UART protocol, the test is available.)
<chenpeiweiweiwei> 在 2025-06-19 上传 | 大小：505kb | 下载：0